Wyszukiwarka
Abstrakt
W artykule przedstawiono praktyczną implementację cyfrowego równoległego systemu rozmytego w układzie FPGA. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowującej reguły. W proponowanym systemie proces wnioskowania przebiega równolegle dla aktywowanych reguł.
Autorzy (2)
Cytuj jako
Pełna treść
pełna treść publikacji nie jest dostępna w portalu
Słowa kluczowe
Informacje szczegółowe
- Kategoria:
- Publikacja w czasopiśmie
- Typ:
- artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
- Opublikowano w:
-
Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne
nr T. 13,
strony 507 - 514,
ISSN: 1732-1166 - Język:
- polski
- Rok wydania:
- 2007
- Opis bibliograficzny:
- Popławski M., Białko M.: Implementacja cyfrowego równoległego systemu rozmytego w układzie FPGA// Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne. -Vol. T. 13., (2007), s.507-514
- Weryfikacja:
- Politechnika Gdańska
wyświetlono 109 razy