Search
Abstract
W komunikacie przedstawiono konfigurowalny cyfrowy akcelerator estymacji ruchu (motion estimation) przeznaczony dla enkodera wideo standardu H.264. Akcelerator został wstępnie zaimplementowany w układzie FPGA VIRTEX6-VLX365T, a następnie w układzie ASIC w technologii UMC 90 nm. Obie implementacje zostały zweryfikowane pozytywnie, a szczegółowe wyniki symulacji i pomiarów akceleratora ASIC zostały porównane z innymi dostępnymi w literaturze propozycjami implementacji algorytmów ME. Funkcjonalność systemu akceleratora została szczegółowo opisana w komunikacie. System został zoptymalizowany do współpracy z oprogramowaniem x.264 pracującym pod kontrolą systemu Linux i jest przeznaczony do sprzętowego wspierania kompresji wideo w standardzie HD.
Authors (3)
Cite as
Full text
full text is not available in portal
Keywords
Details
- Category:
- Conference activity
- Type:
- publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
- Title of issue:
- XIII KRAJOWA KONFERENCJA ELEKTRONIKI strony 487 - 492
- Language:
- Polish
- Publication year:
- 2014
- Bibliographic description:
- Kłosowski M., Pankiewicz B., Wójcikowski M.: Cyfrowy akcelerator wybranych modułów standardu kompresji wideo H.264// XIII KRAJOWA KONFERENCJA ELEKTRONIKI/ ed. Włodzimierz Janke Koszalin: PTETiS-Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej, 2014, s.487-492
- Verified by:
- Gdańsk University of Technology
seen 108 times