Search
Abstract
W komunikacie przedstawiono konfigurowalny cyfrowy akcelerator transformacji DCT przeznaczony dla enkodera wideo standardu H.264. Akcelerator realizuje także odwrotnątransformacjęDCT oraz kwantyzacjęi dekwantyzację. Akcelerator początkowo zaimplementowano w układzie FPGA. Zostałon pomyślnie zweryfikowany, a następnie zaimplementowany w układzie ASIC w technologii UMC 90 nm. Szczegółowe wyniki testów akceleratora ASIC zostały porównane z innymi dostępnymi w literaturze. Funkcjonalnośćakceleratora została szczegółowo opisana w komunikacie. System testujący zostałzoptymalizowany do współpracy z programem x.264 pracującym pod kontroląsystemu Linux i jest przeznaczony do sprzętowego wspierania kompresji wideo w standardzie HD. Ze względu na niewielki pobór mocy oraz małąpowierzchnięrdzenia opisany akcelerator może łatwo zostaćzintegrowany z sensorem wizyjnym.
Citations
-
0
CrossRef
-
0
Web of Science
-
1
Scopus
Authors (3)
Cite as
Full text
- Publication version
- Accepted or Published Version
- DOI:
- Digital Object Identifier (open in new tab) 10.15199/48.2015.09.25
- License
-
open in new tab
Keywords
Details
- Category:
- Articles
- Type:
- artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
- Published in:
-
Przegląd Elektrotechniczny
pages 97 - 100,
ISSN: 0033-2097 - Language:
- Polish
- Publication year:
- 2015
- Bibliographic description:
- Kłosowski M., Pankiewicz B., Wójcikowski M.: Akcelerator transformacji DCT do kompresji obrazu w sensorach wizyjnych// Przegląd Elektrotechniczny. -., nr. 9 (2015), s.97-100
- DOI:
- Digital Object Identifier (open in new tab) 10.15199/48.2015.09.25
- Verified by:
- Gdańsk University of Technology
seen 134 times