Abstract
w pracy przedstawiono implementację szybkiego, dwustopniowego kaskadowego filtru fir w technologii fpga z użyciem arytmetyki resztowej. zastosowanie arytmetyki resztowej pozwala na uzyskanie dużych częstotliwości potokowania w związku z użyciem małych mnożników. zalety arytmetyki resztowej są ograniczane w pewnym stopniu koniecznością wykonywania skalowania po pierwszym stopniu filtru celem uniknięcia nadmiaru arytmetycznego. w pracy zastosowano ulepszony algorytm skalowania o mniejszej złożoności sprzętowej. pokazano przykładową architekturę filtru dla modułów 5-bitowych i wybrane wyniki realizacji w środowisku xilinx.
Authors (2)
Cite as
Full text
full text is not available in portal
Keywords
Details
- Category:
- Articles
- Type:
- artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
- Published in:
-
Elektronika : konstrukcje, technologie, zastosowania
pages 90 - 92,
ISSN: 0033-2089 - Language:
- English
- Publication year:
- 2011
- Bibliographic description:
- Czyżak M., Smyk R.: Fpga implementation of the two-stage high-speed fir filter in residue arithmetic// Elektronika : konstrukcje, technologie, zastosowania. -., nr. nr 12 (2011), s.90-92
- Verified by:
- Gdańsk University of Technology
seen 57 times