Fpga implementation of the two-stage high-speed fir filter in residue arithmetic - Publikacja - MOST Wiedzy

Wyszukiwarka

Fpga implementation of the two-stage high-speed fir filter in residue arithmetic

Abstrakt

w pracy przedstawiono implementację szybkiego, dwustopniowego kaskadowego filtru fir w technologii fpga z użyciem arytmetyki resztowej. zastosowanie arytmetyki resztowej pozwala na uzyskanie dużych częstotliwości potokowania w związku z użyciem małych mnożników. zalety arytmetyki resztowej są ograniczane w pewnym stopniu koniecznością wykonywania skalowania po pierwszym stopniu filtru celem uniknięcia nadmiaru arytmetycznego. w pracy zastosowano ulepszony algorytm skalowania o mniejszej złożoności sprzętowej. pokazano przykładową architekturę filtru dla modułów 5-bitowych i wybrane wyniki realizacji w środowisku xilinx.

Pełna treść

Informacje szczegółowe

Kategoria:
Publikacja w czasopiśmie
Typ:
artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
Opublikowano w:
Elektronika : konstrukcje, technologie, zastosowania strony 90 - 92,
ISSN: 0033-2089
Język:
angielski
Rok wydania:
2011
Opis bibliograficzny:
Czyżak M., Smyk R.: Fpga implementation of the two-stage high-speed fir filter in residue arithmetic// Elektronika : konstrukcje, technologie, zastosowania. -., nr. nr 12 (2011), s.90-92
Weryfikacja:
Politechnika Gdańska

wyświetlono 7 razy

Publikacje, które mogą cię zainteresować

Meta Tagi