Search
Abstract
W artykule przedstawiono metody i algorytmy wykorzystywane do testowania defektów montażowych płytek drukowanych. Przedstawiono sposób komunikacji z układami scalonymi z interfejsem IEEE 1149.1 popularnie znanym jako JTAG, (ang. Joint Test Access Group). Opisano bloki sprzętowe zdefiniowane z standardzie JTAG, opis BSDL układów scalonych, sposób przeprowadzania testu oraz techniki generacji wektorów testowych.
Authors (2)
Cite as
Full text
full text is not available in portal
Keywords
Details
- Category:
- Conference activity
- Type:
- publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
- Title of issue:
- ICT Young 2012: II konferencja Studentów i Doktorantów Elektroniki, Telekomunikacji, Informatyki, Automatyki i Robotyki : materiały konferencyjne, Gdańsk, 26-27.05.2012 strony 299 - 304
- Language:
- Polish
- Publication year:
- 2012
- Bibliographic description:
- Gardziejczyk K., Pankiewicz B.: Metody i algorytmy testowania obwodów drukowanych z wykorzystaniem standardu IEEE 1149.1 JTAG// ICT Young 2012: II konferencja Studentów i Doktorantów Elektroniki, Telekomunikacji, Informatyki, Automatyki i Robotyki : materiały konferencyjne, Gdańsk, 26-27.05.2012/ ed. Wydział Elektroniki, Telekomunikacji i Informatyki, PG. Gdańsk: ICT Young, 2012, s.299-304
- Verified by:
- Gdańsk University of Technology
seen 61 times
Recommended for you
Intercomparison on measurements of PCBs in pork fat during the Belgian PCB-crisis
- K. Bester,
- H. Beenaert,
- A. Bernrouther
- + 7 authors
2002
Towards a global historical emission inventory for selected PCB congeners - a mass balance approach. 3. An update
- K. Breivik,
- A. Sweetman,
- J. Pacyna
- + 1 authors
2007