Wyszukiwarka
Abstrakt
This paper briefly introduces side channel attacks on cryptographic hardware with special emphasis on differential power analysis(DPA). Based on existing countermeasures against DPA, design method combining power equalization for synchronous and combinatorialcircuits has been proposed. AES algorithm has been implemented in Xilinx Spartan II-E field programmable gate array (FPGA) deviceusing the standard and power-equalized methods. Power traces for DPA have been collected using XPower tool. Simulation results showthat standard AES implementation can be broken after N=500 encryptions, while power-equalized counterpart shows no correlation between power consumption and the cipher key after N=2000 encryptions.
Cytuj jako
Pełna treść
pobierz publikację
pobrano 25 razy
- Wersja publikacji
- Accepted albo Published Version
- Licencja
-
otwiera się w nowej karcie
Słowa kluczowe
Informacje szczegółowe
- Kategoria:
- Publikacja w czasopiśmie
- Typ:
- artykuł w czasopiśmie wyróżnionym w JCR
- Opublikowano w:
-
Bulletin of the Polish Academy of Sciences-Technical Sciences
nr 58,
strony 125 - 128,
ISSN: 0239-7528 - Język:
- angielski
- Rok wydania:
- 2010
- Opis bibliograficzny:
- Strachacki M., Szczepański S.: Power equalization of AES FPGA implementation// Bulletin of the Polish Academy of Sciences-Technical Sciences. -Vol. 58, iss. Iss. 1 (2010), s.125-128
- Weryfikacja:
- Politechnika Gdańska
wyświetlono 128 razy
Publikacje, które mogą cię zainteresować
Metody sprzętowej implementacji kryptografii odpornej na kryptoanalizę
- M. Strachacki,
- R. P. Piotrowski
2007