Wzrost złożoności i miniaturyzacji układów oraz urządzeń elektronicznych, przyczyniając się do polepszenia ich parametrów użytkowych i obniżania kosztów wytwarzania, wiąże się z niepożądanymi efektami ubocznymi, takimi jak wzrost kosztów aparatury pomiarowo-kontrolnej oraz wzrost pracochłonności, związanej z opracowaniem metod i programów testujących. Problemy te są inspiracją do rozwinięcia metod projektowania tzw. testowalnych...

Przedstawiono przegląd magistral testujących przeznaczonych do diagnostyki układów elektronicznych: magistralę IEEE 1149.1 dla układów cyfrowych, magistralę IEEE 1149.4 dla układów mieszanych sygnałowo oraz magistralę IEEE 1149.6 dla układów cyfrowych sprzężonych pojemnościowo. Pokazano wyniki badań nad wykorzystaniem magistrali IEEE 1149.4 do pomiarów interkonektów typu RLC na pakietach układów elektronicznych. Do badań użyto...

Na tle trendów rozwojowych diagnostyki analogowych układów elektronicznych AEC (Analog Electronic Circuits), przedstawiono nową metodę diagnostyki uszkodzeń parametrycznych układów analogowych, ze specjalizowanym klasyfikatorem neuronowym, o zwiększonej odporności na tolerancje elementów układu i niepewności pomiaru. Zastosowano specjalizowaną sieć neuronową z dwucentrowymi funkcjami bazowymi TCRBF (Two-center Radial Basis Function),...

Przedstawiono nowe podejście samo-testowania toru analogowego w systemie wbudowanym sterowanym mikrokontrolerem. Podejście to bazuje na metodzie detekcji i lokalizacji pojedynczych uszkodzeń parametrycznych i katastroficznych elementów pasywnych w układach analogowych. W etapie pomiarowym badany tor analogowy pobudzany jest okresowym przebiegiem prostokątnym generowanym przez mikrokontroler, a jego odpowiedź jest próbkowana przez...