Wyszukiwarka
Abstrakt
W pracy przedstawiono wybrane możliwości zredukowania poboru mocy układów CMOS z wykorzystaniem dwóch algorytmów szeregowania zadań w procesie syntezy wysokiego poziomu układów cyfrowych. Zaprezentowano dwa opracowane algorytmy, a mianowicie MAREL i UNILO, dla których utworzono odpowiednie programy pozwalające uzyskać redukcję mocy projektowanych układów CMOS. Przeprowadzone badania testowe przy pomocy standardowych benchmarków ISCASł85 i ISCASł89, wskazują na znaczną redukcję mocy (do ok. 50% - przy pominięciu mocy pobieranej przez układy konwersji napięć) bez pogarszania przepustowości systemu i zwiększania jego czasu przetwarzania.
Cytuj jako
Pełna treść
pełna treść publikacji nie jest dostępna w portalu
Słowa kluczowe
Informacje szczegółowe
- Kategoria:
- Publikacja w czasopiśmie
- Typ:
- artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
- Opublikowano w:
-
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
strony 201 - 206,
ISSN: 1425-5766 - Język:
- polski
- Rok wydania:
- 2002
- Opis bibliograficzny:
- Szcześniak W., Szcześniak P.: Algorytmiczne metody redukcji poboru mocy w układach CMOS// Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej. -., nr. 18 (2002), s.201-206
- Weryfikacja:
- Politechnika Gdańska
wyświetlono 138 razy