Wyszukiwarka
Abstrakt
W artykule zaproponowano realizację analogowego niskomocowego komparatora z zatrzaskiem przeznaczonego do cyfrowego piksela CMOS. Komparator zaprojektowano w technologii 0,35 μm CMOS. Układ zoptymalizowano pod kątem obniżenia poboru mocy ze źródła zasilającego i powierzchni topografii. W projekcie zastosowano techniki redukcji poboru mocy statycznej i dynamicznej. Komparator przebadano symulacyjnie w układzie cyfrowego piksela z przetwornikiem A/C typu single-slope. Układ zasilany napięciem 3,3 V pobiera moc 1,8 μW przy założeniu 100 tysięcy cykli konwersji A/C na sekundę i zajmuje powierzchnię 220 μm^2.
Cytowania
-
0
CrossRef
-
0
Web of Science
-
1
Scopus
Cytuj jako
Pełna treść
pełna treść publikacji nie jest dostępna w portalu
Słowa kluczowe
Informacje szczegółowe
- Kategoria:
- Aktywność konferencyjna
- Typ:
- publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
- Tytuł wydania:
- XIV Krajowa Konferencja Elektroniki : Materiały Konferencji strony 646 - 651
- Język:
- polski
- Rok wydania:
- 2015
- Opis bibliograficzny:
- Jakusz J.: Niskomocowy komparator z zatrzaskiem przeznaczony do cyfrowego przetwornika obrazu CMOS// XIV Krajowa Konferencja Elektroniki : Materiały Konferencji/ ed. Prof. dr hab. inż Włodzimierz Janke - przewodniczący Koszalin: PTETiS Oddział Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej, 2015, s.646-651
- DOI:
- Cyfrowy identyfikator dokumentu elektronicznego (otwiera się w nowej karcie) 10.15199/48.2015.09.16
- Weryfikacja:
- Politechnika Gdańska
wyświetlono 72 razy