Search results for: BINARY/RESIDUE CONVERTER - Bridge of Knowledge

Search

Search results for: BINARY/RESIDUE CONVERTER

Best results in : Research Potential Pokaż wszystkie wyniki (58)

Search results for: BINARY/RESIDUE CONVERTER

  • Katedra Elektrotechniki, Systemów Sterowania i Informatyki

    W Katedrze Elektrotechniki, Systemów Sterowania i Informatyki prowadzone są badania w tematyce podstaw elektrotechniki, zaawansowanych systemów sterowania, prototypowania dedykowanych rozwiązań sprzętowych w FPGA. Prowadzone badania skupiają się również na wykorzystaniu zaawansowanych technik analizy komputerowej w systemach sterowania oraz elektrotechniki.

  • Katedra Inżynierii Chemicznej i Procesowej

    * Inżynieria chemiczna i bioprocesowa dla zastosowań w energii odnawialnej * Konstrukcja nowoczesnych rozwiązań do rozdzielania, kontroli i analityki procesowej o kontroli jakości * Otrzymywanie nowych sorbentów i faz stacjonarnych dla procesów rozdzielania w skali od laboratoryjnej do procesowej * Oczyszczanie ścieków przemysłowych z wykorzystaniem zaawansowanych procesów utleniania * Oczyszczanie ścieków przemysłowych z wykorzystaniem...

  • Katedra Energoelektroniki i Maszyn Elektrycznych

    * Modelowania, projektowania i symulacji przekształtników energoelektronicznych * Sterowania i diagnostyki przekształtników energoelektronicznych * Kompatybilności elektromagnetycznej przekształtników i regulowanych napędów elektrycznych * Jakości energii elektrycznej * Modelowania, projektowania i diagnostyki maszyn elektrycznych i transformatorów * Projektowania czujników i silników piezoelektrycznych * Technik CAD i CAE dla...

Best results in : Business Offer Pokaż wszystkie wyniki (10)

Search results for: BINARY/RESIDUE CONVERTER

Other results Pokaż wszystkie wyniki (603)

Search results for: BINARY/RESIDUE CONVERTER

  • High-speed memoryless binary/residue converter

    Publication

    - Year 2003

    W pracy zaprezentowano nowy szybki konwerter z systemu binarnego do systemu resztowego dla liczb o zakresie do 60 bitów. W konwerterze stosowane są wyłącznie układy kombinacyjne. Algorytm konwertera oparty jest na dodawaniu niezerowych cyfr binarnych reprezentacji kolejnych potęg 2 modulo m. Dodawanie jest realizowane przy użyciu wielooperandowego sumatora CSA oraz sumatora CPA. Suma wyjściowa CPA jest redukowana do zakresu 2m-1...

  • Effective residue-to-binary converter with the Chinese Remainder Theorem

    Konwersja liczb z systemu resztowego do systemu binarnego jest podstawową operacją we wszystkich układach cyfrowego przetwarzania sygnałów, które wykorzystują system resztowy. W niniejszej pracy zaproponowano nową metodę konwersji opartą o chińskie twierdzenie o resztach dla modułów 5- i 6-bitowych. Specyficzną cechą nowej metody jest sposób obliczania tzw. współczynnika nadmiaru w formule chińskiego twierdzenia o resztach, co...

    Full text available to download

  • High-speed binary-to-residue converter with improved architecture.

    Publication

    - Year 2004

    Przedstawiono ulepszoną architekturę szybkiego konwertera liczb z systemu binarnego do systemu resztowego dla liczb ze znakiem w kodzie U2. Algorytm konwertera oparty jest o segmentację słowa wejsciowego nasegmenty 4-bitowe. Reszty liczb reprezentowanych przez segmenty sąobliczane poprzez odwzorowanie. Wielooperandowe sumowanie modulo jest realizowane przy użyciu drzewa Wallace'a z segmentacją wektorów wyjściowych oraz finalnego...

  • High-speed fpga pipelined binary-to-residue converter

    Publication

    w pracy przedstawiono architekturę przepływowego konwertera z systemu z uzupełnieniem do 2 z systemu binarnego. zastosowano segmentację słowa wejściowego ze wstępną inwersją dla liczb ujemnych. reszty liczb reprezentowanych przez poszczególne segmenty są obliczane poprzez odczyt z pamięci adresowanej binarną reprezentacją segmentu. otrzymane reszty sumowane są w wielooperandowym sumatorze modulo z korekcją reszty dla liczb ujemnych.pracę...

  • FPGA realization of the high-speed binary-to-residue converter

    Publication

    - Year 2008

    przedstawiono architekturę i realizację w technologii fpga konwertera z systemu binarnego do systemu resztowego. algorytm konwertera oparty jest na podziale słowa wejściowego na segmenty 4-bitowe i następnie obliczeniu reszty liczby reprezentowanej przez dany segment, sumowaniu binarnym przy zastosowaniu csa i redukcji modulo w układzie dwuoperandowego sumatora modulo.