Przedstawiono realizację sprzętową i programistyczną prototypowej usługi sieciowej, której zadaniem jest testowanie i lokalizowanie uszkodzeń w mieszanych sygnałowo układach elektronicznych za pośrednictwem Internetu.

Przedstawiono przegląd metod ułatwiających testowanie DFT (Design for Testability) dla układów cyfrowych. Zaprezentowano metody stosowane na poziomie układów scalonych, pakietów oraz systemów elektronicznych. Pokazano heurystyczne metody projektowania pozwalające na zwiększenie sterowalności i obserwowalności układów oraz metody strukturalne, a wśród nich układy BILBO (Built-In Logic Block Observer), BIST (Built-In Self Test),...

Zaproponowano tester wbudowany realizujący nowe podejście do testowania układów w pełni różnicowych, polegające na pobudzaniu układu sygnałem wspólnym i pomiarze wyjściowego napięcia różnicowego. Tester wykrywa uszkodzenia parametryczne i strukturalne, które powodują zaburzenie symetrii układu i w rezultacie wzrost wartości napięcia różnicowego. Przeprowadzono analizę właściwości diagnostycznych funkcji układowej, na której bazuje...

Wzrost złożoności i miniaturyzacji układów oraz urządzeń elektronicznych, przyczyniając się do polepszenia ich parametrów użytkowych i obniżania kosztów wytwarzania, wiąże się z niepożądanymi efektami ubocznymi, takimi jak wzrost kosztów aparatury pomiarowo-kontrolnej oraz wzrost pracochłonności, związanej z opracowaniem metod i programów testujących. Problemy te są inspiracją do rozwinięcia metod projektowania tzw. testowalnych...

Przedstawiono opracowaną w grudniu 2009 r. cyfrową magistralę testującą IEEE 1149.7 przeznaczoną do testowania i debuggingu wielordzeniowych układów wbudowanych. W stosunku do magistrali IEEE1149.1, której jest rozszerzeniem, magistrala IEEE1149.7 zapewnia zredukowaną do dwóch liczbę wyprowadzeń, możliwość pracy w konfiguracji gwiazdowej, indywidualne adresowanie urządzeń, eliminację ze ścieżki brzegowej nieaktywnych układów, zarządzanie...