Search
Didn't find any results in this catalog!
But we have some results in other catalogs.Filters
total: 2468
displaying 1000 best results Help
Search results for: REALIZACJA SPRZĘTOWA
-
Sprzętowa realizacja rozmytego sterownika elektrycznego wózka inwalidzkiego
PublicationW artykule przedstawiono cyfrowy system rozmyty przeznaczony do sterowania wózkiem inwalidzkim. w tym celu opracowano dedykowaną architekturę systemu, którą następnie zasymulowano w układzie reprogramowalnym FPGA. Przedstawiono wejściowe i wyjściowe zmienne lingwistyczne oraz ich funkcje przynależności, na podstawie których opracowano bazę reguł rozmytych. Proponowany rozmyty system współracuje z elektrycznymi silnikami napędowymi...
-
Sprzętowa realizacja algorytmu przepływu optycznego w układzie FPGA
PublicationW pracy przedstawiono efektywną procedurę uproszczenia algorytmu typu optical flow (OF) oraz jego realizacje sprzętową w technologii układów FPGA. Zmodyfikowany algorytm bazuje na lokalnym dopasowaniu (korelacji) podobszarów ramki aktualnej i poprzedniej. W strukturze opracowanego algorytmu wykorzystano 1-wymiarową reprezentację podobszarów oraz zapis intensywności w kodzie Gray'a, co zmniejszyło złożoność obliczeniową przy zachowaniu...
-
Sprzętowa realizacja odbiornika sygnałów DS-CDMA w technice radia programowalnego
PublicationRóżnorodność standardów systemów radiokomunikacyjnych, powoduje, że niezbędne jest skonstruowanie wielosystemowego terminala ruchomego, mającego techniczne możliwości współpracy z systemami radiokomunikacyjnymi działającymi w różnych standardach. W ten sposób zrodziła się idea radia definiowanego programowego SDR (Software Defined Radio), bazująca na uniwersalnej warstwie sprzętowej, o funkcjonalności której decyduje jedynie warstwa...
-
Sprzętowa i programowa realizacja algorytmu szyfrującego AES = Hardware and software implementation of AES algorithm
PublicationW artykule przedstawiono sprzętową i programową realizację algorytmu szyfrującego i deszyfrującego AES. Obydwie implementacje zostały zrealizowane z wykorzystaniem platformy Virtex-II i praktycznie zweryfikowane. Jako kryteria do porównania wybrano: zużycie zasobów, przepustowość i zużycie mocy. Wersja sprzętowa charakteryzuje się 190-krotnie większą przepustowością, 80-krotnie mniejszym zużyciem energii na przetworzenie jednego...
-
REALIZACJE SPRZĘTOWO-PROGRAMOWE SYMULATORÓW PODSTAWOWYCH ZASAD PRZEBIEGU PROCESÓW REAKTORA JĄDROWEGO
PublicationW artykule przedstawiono możliwości i proces budowy symulatorów podstawowych zasad działania procesów reaktora jądrowego. Proces budowy i badania oparte są na modelach punktowych: kinetyki neutronów, procesów generacji i wymiany ciepła oraz procesów zatruwania i wypalania paliwa. Badano możliwości realizacji symulatorów, wykorzystując różne środowiska programowe i platformy sprzętowe. Referencyjny symulator został opracowany w...
-
REALIZACJE SPRZĘTOWO-PROGRAMOWE SYMULATORÓW PODSTAWOWYCH ZASAD PRZEBIEGU PROCESÓW REAKTORA JĄDROWEGO
PublicationPrzedstawiono możliwości i proces budowy symulatorów podstawowych zasad działania procesów reaktora jądrowego w oparciu o modele punktowe: kinetyki neutronów, procesów generacji i wymiany ciepła oraz procesów zatruwania i wypalania paliwa. Referencyjny symulator został opracowany w środowisku MATLAB/Simulink. Na jego podstawie zbudowano w środowisku xPC drugi symulator pracujący w czasie rzeczywistym. Po dekompozycji funkcjonalnej...
-
Heterogeniczna realizacja algorytmu AES w układzie SoC FPSLIC z zastosowaniem technik projektowania sprzętowo-programowego
PublicationW pracy przedstawiono realizację algorytmu AES w układzie SoC FPSLIC. Opisano użytą metodologię projektowania sprzętowo-programowego. Podkreślono znaczenie procesu podziału funkcjonalności na moduły sprzętowe i programowe. Przedstawiono uzyskane rozwiązania i przeprowadzono dyskusję wyników. Dokonano także porównania z wynikami dostępnymi w literaturze.
-
Integrating SHECS-based critical sections with hardware SMP scheduler in TLP-CMPs
PublicationArtykuł prezentuje koncepcje zintegrowania sekcji krytycznych opartych o układ SHECS (współdzielony jawny cache system) ze sprzętowym menadżerem zadań SMP w zintegrowanych architekturach wieloprocesorowych z wielowątkowością sprzętową (TLP-CMPs). Przedstawione jest porównanie wydajności zintegrowania sekcji krytycznych SHECS z programowym menadżerem zadań SMP względem użycia sprzętowego menadżera zadań SMP. Środowiskiem wykonania...
-
Sprzętowa implementacja koprocesora dla zastosowań kryptograficznych
PublicationW pracy przedstawiono procedurę implementacji elektronicznej skrzynki podawczej z wykorzystaniem zasobów sprzętowych na płytce FPGA (Filed Programmable Gate Array) typu Virtex 4. Przedstawiono ogólna zasadę działania skrzynki podawczej oraz opisano parametry i właściwości poszczególnych modułów funkcjonalnych systemu tj.: modułu TFTP Trivia File Transfer Protocol), serwera WWW, funkcji skrótu oraz asymetrycznego algorytm kryptograficznego....
-
Sprzętowa implementacja transformacji Hougha w czasie rzeczywistym
PublicationW artykule przedstawiono implementację sprzętową w FPGA algorytmu do wykrywania kształtów aproksymowanych zbiorem linii prostych podczas przetwarzania obrazu cyfrowego w czasie rzeczywistym. W opracowanej strukturze sprzętowej podniesiono efektywność przetwarzania poprzez zastosowanie przetwarzania przepływowego, lookup table, wykorzystanie wyłącznie arytmetyki liczb całkowitych oraz rozproszenie pamięci głosowania. Eksperymentalnie...