Wyniki wyszukiwania dla: HIGH–LEVEL SYNTHESIS RESIDUE NUMBER SYSTEM FPGA C++ LANGUAGE TWO'S COMPLEMENT–TO–RESIDUE CONVERTER - MOST Wiedzy

Twoje konto

zaloguj

Wyszukiwarka

Wyniki wyszukiwania dla: HIGH–LEVEL SYNTHESIS RESIDUE NUMBER SYSTEM FPGA C++ LANGUAGE TWO'S COMPLEMENT–TO–RESIDUE CONVERTER

Najlepsze wyniki w katalogu: Potencjał Badawczy Pokaż wszystkie wyniki (110)

Wyniki wyszukiwania dla: HIGH–LEVEL SYNTHESIS RESIDUE NUMBER SYSTEM FPGA C++ LANGUAGE TWO'S COMPLEMENT–TO–RESIDUE CONVERTER

  • Katedra Elektrotechniki, Systemów Sterowania i Informatyki

    Potencjał Badawczy

    W Katedrze Elektrotechniki, Systemów Sterowania i Informatyki prowadzone są badania w tematyce podstaw elektrotechniki, zaawansowanych systemów sterowania, prototypowania dedykowanych rozwiązań sprzętowych w FPGA. Prowadzone badania skupiają się również na wykorzystaniu zaawansowanych technik analizy komputerowej w systemach sterowania oraz elektrotechniki.

  • Zespół Systemów Mikroelektronicznych

    Potencjał Badawczy

    * projektowania I optymalizacji układów i systemów mikroelektronicznych * zaawansowane metody projektowania i optymalizacji analogowych filtrów aktywnych * programowanie układów scalonych (FPGA, CPLD, SPLD, FPAA) * układy specjalizowane ASIC * synteza systemów o małym poborze mocy * projektowanie topografii układów i zagadnień kompatybilności elektromagnetycznej * modelowania przyrządów półprzewodnikowych * modelowania właściwości...

  • Katedra Energoelektroniki i Maszyn Elektrycznych

    Potencjał Badawczy

    * Modelowania, projektowania i symulacji przekształtników energoelektronicznych * Sterowania i diagnostyki przekształtników energoelektronicznych * Kompatybilności elektromagnetycznej przekształtników i regulowanych napędów elektrycznych * Jakości energii elektrycznej * Modelowania, projektowania i diagnostyki maszyn elektrycznych i transformatorów * Projektowania czujników i silników piezoelektrycznych * Technik CAD i CAE dla...

Najlepsze wyniki w katalogu: Oferta Biznesowa Pokaż wszystkie wyniki (46)

Wyniki wyszukiwania dla: HIGH–LEVEL SYNTHESIS RESIDUE NUMBER SYSTEM FPGA C++ LANGUAGE TWO'S COMPLEMENT–TO–RESIDUE CONVERTER

Pozostałe wyniki Pokaż wszystkie wyniki (22668)

Wyniki wyszukiwania dla: HIGH–LEVEL SYNTHESIS RESIDUE NUMBER SYSTEM FPGA C++ LANGUAGE TWO'S COMPLEMENT–TO–RESIDUE CONVERTER

  • Residue-to-two's complement converter based on core function

    Publikacja

    - Rok 2011

    W artykule przedstawiono układową realizację konwertera z systemu resztowego do systemu binarnego bazującego na funkcji jądra. Zastosowanie funkcji jądra powoduje zmniejszenie wymagań sprzętowych przy realizacji konwertera. W publikacji omówiono problem dektekcji znaku oraz realizacje ukłądową konwertera w środowisku FPGA.

  • HIGH LEVEL SYNTHESIS IN FPGA OF TCS/RNS CONVERTER

    Publikacja

    - Poznan University of Technology Academic Journals. Electrical Engineering - Rok 2017

    The work presents the design process of the TCS/RNS (two's complement–to– residue) converter in Xilinx FPGA with the use of HLS approach. This new approach allows for the design of dedicated FPGA circuits using high level languages such as C++ language. Such approach replaces, to some extent, much more tedious design with VHDL or Verilog and facilitates the design process. The algorithm realized by the given hardware circuit is...

    Pełny tekst do pobrania w portalu

  • RNS/TCS CONVERTER DESIGN USING HIGH-LEVEL SYNTHESIS IN FPGA

    Publikacja

    - Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej - Rok 2017

    An experimental high-level synthesis (HLS) of the residue number system (RNS) to two’s-complement system (TCS) converter in the Vivado Xilinx FPGA environment is shown. The assumed approach makes use of the Chinese Remainder Theorem I (CRT I). The HLS simplifies and accelerates the design and implementation process, moreover the HLS synthesized architecture requires less hardware by about 20% but the operational frequency is smaller...

    Pełny tekst do pobrania w portalu

  • Digital structures for high-speed signal processing

    Publikacja

    - Rok 2013

    The work covers several issues of realization of digital structures for pipelined processing of real and complex signals with the use of binary arithmetic and residue arithmetic. Basic rules of performing operations in residue arithmetic are presented along with selected residue number systems for processing of complex signals and computation of convolution. Subsequently, methods of conversion of numbers from weighted systems to...

  • Implementation of Addition and Subtraction Operations in Multiple Precision Arithmetic

    Publikacja

    - Rok 2019

    In this paper, we present a digital circuit of arithmetic unit implementing addition and subtraction operations in multiple-precision arithmetic (MPA). This adder-subtractor unit is a part of MPA coprocessor supporting and offloading the central processing unit (CPU) in computations requiring precision higher than 32/64 bits. Although addition and subtraction operations of two n-digit numbers require O(n) operations, the efficient...

    Pełny tekst do pobrania w serwisie zewnętrznym