Search results for: SYMULACJA UKŁADÓW CYFROWYCH

• Metody projektowania ułatwiającego testowanie dla układów cyfrowych

  Publication

  • B. Bartosiński

  - Year 2005

  Przedstawiono przegląd metod ułatwiających testowanie DFT (Design for Testability) dla układów cyfrowych. Zaprezentowano metody stosowane na poziomie układów scalonych, pakietów oraz systemów elektronicznych. Pokazano heurystyczne metody projektowania pozwalające na zwiększenie sterowalności i obserwowalności układów oraz metody strukturalne, a wśród nich układy BILBO (Built-In Logic Block Observer), BIST (Built-In Self Test),...

• Weryfikacja asynchronicznych układów cyfrowych w strukturach FPGA

  Publication

  • M. Kłosowski
  • M. Łoński

  - Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne - Year 2008

  W artykule przedstawione zostały podstawowe informacje dotyczące typowych klas układów asynchronicznych. Wymienione klasy zostały następnie przeanalizowane pod kątem możliwości ich implementacji w układach programowalnych FPGA. Klasa "micropipelines" omówiona została dokładniej. W tej klasie został zaimplementowany w układzie FPGA typu Virtex2 przykładowy procesor asynchroniczny realizujący listę rozkazów swojego synchronicznego...

• Testowanie układów cyfrowych z wykorzystaniem magistrali IEEE 1149.7

  Publication

  • B. Bartosiński

  - Measurement Automation Monitoring - Year 2011

  Przedstawiono opracowaną w grudniu 2009 r. cyfrową magistralę testującą IEEE 1149.7 przeznaczoną do testowania i debuggingu wielordzeniowych układów wbudowanych. W stosunku do magistrali IEEE1149.1, której jest rozszerzeniem, magistrala IEEE1149.7 zapewnia zredukowaną do dwóch liczbę wyprowadzeń, możliwość pracy w konfiguracji gwiazdowej, indywidualne adresowanie urządzeń, eliminację ze ścieżki brzegowej nieaktywnych układów, zarządzanie...

• Ewolucyjna minimalizacja poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych

  Publication

  • A. Słowik
  • M. Białko

  - Year 2006

  W artykule przedstawiono zastosowanie algorytmu ewolucyjnego do minimalizacji poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych. Przy użyciu proponowanej metody dokonano wyboru kolejności podawania na wejścia układu wektorów testowych, aby liczba przełączeń bramek wchodzących w jego skład była jak najmniejsza. Pod uwagę wzięto cztery układy wybrane z literatury. Otrzymane wyniki wskazują, że możliwe jest...

• Zastosowanie magistrali testującej IEEE 1149.6 do diagnostyki układów cyfrowych sprzężonych pojemnościowo

  Publication

  • B. Bartosiński

  - Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne - Year 2007

  Przedstawiono magistralę ułatwionego testowania standardu IEEE 1149.6 przeznaczoną do diagnostyki złożonych układów cyfrowych sprzężonych pojemnościowo. Zaprezentowano metody transmisji sygnałów cyfrowych o b. wysokich częstotliwościach, a następnie przedstawiono rozwiązania kluczowych elementów magistrali: komórkę brzegowego rejestru wyjściowego z nadajnikiem sygnałów testowych oraz detektor sygnałów różnicowych o sprzężeniu pojemnościowym....

• Ewolucyjne projektowanie kombinacyjnych układów cyfrowych: stan obecny, główne problemy i perspektywy

  Publication

  • A. Słowik
  • M. Białko

  - Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne - Year 2008

  W pracy przedstawiono stan obecny, główne problemy oraz perspektywy dotyczące ewolucyjnego projektowania kombinacyjnych układów cyfrowych. Krótko scharakteryzowano istniejące algorytmy ewolucyjnego projektowania układów kombinacyjnych oraz przedstawiono ich ogólną koncepcję. Wskazano również główne problemy tych algorytmów oraz potencjalne sposoby ich eliminacji.

• Zastosowanie oprogramowania COMSIS do oceny dynamicznej odporności na zakłócenia cyfrowych układów kombinacyjnych.

  Publication

  • L. Hasse
  • J. Piasecki
  • L. Spiralski

  - Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne - Year 2004

  Wyniki badania odporności układów cyfrowych na zakłócenie dynamiczne w istotny sposób zależą od parametrów sygnału stymulującego. Proponowana metodyka zakłada pobudzanie badanego układu sygnałem szumu białego o określonej szerokości pasma częstotliwości. Badania symulacyjne z modelem układu progowego oraz szybkiego komparatora z histerezą przeprowadzono w środowisku COMSIS. Uzyskane wyniki potwierdzają, że im węższe pasmo szumu...

• Projekt architektury komputerowego systemu do redukcji poboru mocy cyfrowych układów VLSI CMOS

  Publication

  • W. Szcześniak
  • P. Szcześniak

  - Year 2005

  W pracy przedstawiono architekturę komputerowego systemu redukcji poboru mocy w cyfrowych układach VLSI CMOS. Opisano przypadki użycia systemu, wynikający z nich podział na komponenty oraz założenia dotyczące danych wejściowych. Szczegółowo opisane zostały wszystkie komponenty wchodzące w skład systemu oraz ich zadania, a także główne cechy przedstawionej architektury, z których najważniejszą jest zapewnienie modułowej konstrukcji...

• Dobór optymalnej liczby jednostek funcjonalnych dla realizacji syntezy wysokiego poziomu układów cyfrowych

  Publication

  • P. Szcześniak
  • W. Szcześniak

  - Year 2005

  W pracy przedstawiono algorytm MNP (ang. minimization the number of procesing elements) wyznaczający liczbę jednostek funkcjonalnych niezbędnych do syntezy wysokiego poziomu zadania opisanego grafem przepływu danych (DFG - ang. data flow graph). Liczba jednostek funkcjonalnych wyznaczana przez prezentowany algorytm jest optymalna zarówno z punktu widzenia kosztów wykonania układu, jak i szybkości jego działania. Rozwiązanie tego...

• Supply current spectrum estimation of digital cores at early design

  Publication

  • G. Blakiewicz
  • M. Chrzanowska-Jeske

  - IET Circuits Devices & Systems - Year 2007

  Przedstawiono nową aproksymacyjną metodę obliczania widma prądu zasilania układów cyfrowych. Metoda oparta jest na charakterystyce impulsów prądowych w kategoriach ich czasu narastania, opadania i długości impulsu. Górną granicę widma (obwiednię) można obliczyć posługując się gęstością prawdopodobieństwa zmian stanu sygnałów w węzłach układu cyfrowego. W odróżnieniu od znanych metod, metoda proponowana wykorzystuje ograniczoną...