Publications
Filters
total: 703
Catalog Publications
Year 2006
-
Optimal inputs in pharmacokinetics model's identification
PublicationW pracy przedstawiono zagadnienie optymalizacji pobudzeń dla identyfikacji parametrycznej kompartmentowych modeli zmiennych stanu SISO systemów farmakokinetycznych. Zaimplementowano kryterium w postaci śladu macierzy informacyjnej Fishera (kryterium czułościowe). Rozważono klasę pobudzeń dopuszczalnych o ograniczonej energii, gdyż w przypadku wielu leków zbyt szybkie ich podawanie wiąże się z występowaniem skutków ubocznych. Zadanie...
-
Noise modeling of static CMOS gates for low-noise circuit synthesis
PublicationW artykule przedstawiono efektywną metodę modelowania widma szumu napięcia zasilającego generowanego przez statyczne bramki cyfrowe CMOS. Metoda modelowania uwzględnia krótkie impulsy prądowe powstające w czasie przełączania bramek i pozwala oszacować górne limity widma szumu napięcia zasilającego co umożliwia niskoszumową syntezę układów cyfrowych.
-
Network on Chip implementation using FPGAs resources
PublicationW artykule przedstawiono implementację sieci typu ''Network on Chip'' w układach FPGA. Sieci typu ''Network on Chip'' stały się bardzo interesującym i obiecującym rozwiązaniem dla systemów typu ''System on Chip'' które charakteryzują się intensywną komunikacją wewnętrzną. Ze względu na inne paradygmaty projektowania nie ma obecnie dostępnych efektywnych platform do budowy prototypów sieci typu ''Network on Chip'' i ich weryfikacji....
-
General Active-RC filter model for computer-aided design
PublicationW pracy przedstawiono ogólną topologię filtru aktywnego RC czasu ciągłego. Proponowany model umożliwia zunifikowaną analizę wszystkich możliwych realizacji układowych filtrów aktywnych RC jako szczególnych przypadków danej struktury ogólnej. Poprawność modelu teoretycznego została zweryfikowana poprzez symulacje w programie SPICE.
-
Ewolucyjna minimalizacja poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych
PublicationW artykule przedstawiono zastosowanie algorytmu ewolucyjnego do minimalizacji poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych. Przy użyciu proponowanej metody dokonano wyboru kolejności podawania na wejścia układu wektorów testowych, aby liczba przełączeń bramek wchodzących w jego skład była jak najmniejsza. Pod uwagę wzięto cztery układy wybrane z literatury. Otrzymane wyniki wskazują, że możliwe jest...
-
Evolutionary optimization of combinational digital circuits with current-mode gates with respect to transistor count
PublicationW artykule przedstawiono metodę ewolucyjnej minimalizacji liczby tranzystorów w cyfrowym układzie kombinacyjnym, zrealizownaym z wykorzystaniem bramek pracujących w trybie prądowym. W zastosowanym algorytmie ewolucyjnym zastosowano chromosomy o budowie wielowarstwowej, przez co zwiększono wydajność optymalizacji. Wyniki otrzymane z wykorzystaniem proponowanej metody zostały porównane z rezultatami osiągniętymi za pomocą map Karnough...
-
Evolutionary design and optimization of combinational digital circuits with respect to transistor count.
PublicationW artykule przedstawiono możliwość wykorzystania algorytmu ewolucyjnego do projektowania i optymalizacji cyfrowych układów kombinacyjnych w odniesieniu do liczby tranzystorów. Zastosowano chromosomy o budowie wielowarstwowej zwiększające wydajność algorytmu. Zaprojektowano, wykorzystując zaproponowaną metodę, cztery układy kombinacyjne o tabelach logicznych wybranych z literatury. Uzyskane wyniki są w wielu przypadkach lepsze...
-
Cyfrowa architektura systemu rozmytego
PublicationW artykule przedstawiono architekturę cyfrowego systemu rozmytego. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowującej reguły. Wykorzystana technika adresowania znacznie przyspiesza proces obliczeń w porównaniu do szeregowego przetwarzania reguł. Dodatkowo mozliwe jest wykorzystanie w systemie zbiorów rozmytych o różnej szerokości podstaw, a także różnych kształtach funkcji...
Year 2005
-
Substrate noise modeling in early floorplanning of MS-SOCs.
PublicationW pracy zaproponowano model częstotliwościowy bloków analogowych wrażliwych na zakłócenia oraz bloków cyfrowych generujących zakłócenia w systemach mieszanych realizowanych na wspólnym podłożu krzemowym. Zaproponowane modele zostały wykorzystane w oprogramowaniu optymalizującym rozmieszczenie bloków funkcjonalnych na struktórze krzemowej. Dzieki użyciu procedur optymalizacyjnych uzyskano znaczącą redukcje poziomu zakłóceń przy...
-
New trim configurations for laser trimmed thick-film resistors - theoretical analysis, numerical simulation and experimential verification
PublicationW pracy przedstawiono nowe podejście do korekcji rezystorów warstwowych polegające na wytwarzaniu dodatkowego kontaktu w celu rozszerzenia zakresu korekcji i uproszczenia projektowania. Ponadto zaprezentowano nową szybką metodę wyznaczania charakterystyk korekcyjnych a także weryfikację eksperymentalną. Przedstawiono wyniki w postaci zakresów korekcji i względnych przyrostów rezystancji w funkcji kształtu dodatkowego kontaktu oraz...
-
Implementation of AES cryptography alghoritm in FPGA
PublicationW artykule przedstawiono porównanie dwóch realizacji algorytmu kryptograficznego AES w układzie programowalnym FPGA. W pierwszej wersji zrealizowano algorytm prosty i odwrotny łącznie z modułami sprzętowej realizacji rozwijania klucza. W drugiej wersji klucze są rozwijane programowo poprzez wbudowany procesor. Obie realizacje zostały przetestowane praktycznie na płytce prototypowej. Przedstawiono osiągnięte przepustowości jak również...
-
Hardware cryptography coprocessor for system on chip soft processor
PublicationW artykule przedstawiono realizację sprzętową i programową szyfrującejo i deszyfrującego algorytmu AES.Obydwie implementacje zostały zralizowane z wykorzystaniem układu Virtex II i przetestowane. Jako kryterium porónawcze wybrano zużycie zasobów układu oraz wydajność. Realizacja sprzętowa wykonuje operację szyfrowania 2 dekady szybcie niż wersja programowa, ale wymaga pięciokrotnie więcej zasobówIn this paper hardware and software...
Year 2004
-
Substrate noise-aware floorplanning for mixed-signal SOCs.
PublicationOpisano nową metodę projektowania systemów na chipie z uwzglednieniem minimalizacji szumu podłożowego. Optymalizacje rozmieszczenia bloków układowych na chipie uzyskuje się dzieki wykorzystaniu algorytmu ewolucyjnego minimalizującego funkcję celu uwzględniającą poziom szumu podłożowego.
Year 2003
-
Zastosowanie układów FPGA w kryptografii.
PublicationW pracy przedstawiono podstawowe wymagania realizacji systemów kryptograficznych: fizyczne bezpieczeństwo, dużą przepustowość i możliwość zmiany algorytmów. Wykazano, że spośród przeanalizowanych technologii tylko układy programowalne spełniają wymienione założenia. W dalszej części opisano budowę układów FPGA, ich składowe bloki funkcjonalne oraz ogólny schemat działania algorytmów szyfrowania. Omówiono własności różnych trybów...
-
Zastosowanie hybrydowych systemów ekspertowych do wspomagania projektowania układów elektronicznych.
PublicationW pracy przedstawiono koncepcję i praktyczną realizację obiektowo zorientowanego hybrydowego systemu ekspertowego sterowanego regułami, współpracującego ze sztuczną siecią neuronową, systemem klasyfikatorów genetycznych i systemem z rozumowaniem sytuacyjnym. Jest to system hybrydowy i może być efektywnie wykorzystany do budowy złożonych systemów ekspertowych.
-
Wykorzystanie języka VHDL do modelowania układów pracujących w logice wielowartościowej i arytmetyce resztkowej
PublicationW pracy przedstawiono bibliotekę zbudowaną w oparciu o język VHDL, przeznaczoną do symulacji elementów pracujących w logice wielowartościowej i w arytmetyce resztowej. Zaprezentowano również bramki prądowe - nowe elementy logiczne cechujące się znacznie mniejszym poziomem szumu cyfrowego. Pokazano przykłady sumatorów działających w logice wielowartościowej z podstawą N, lub w arytmetyce resztowej modulo N. Wyróżniającą cechą sumatorów...
-
Wpływ sprzężenia podłożowego na jakość pracy układów scalonych CMOS.
PublicationPraca dotyczy badania efektów sprzężenia podłożowego w układach scalonych CMOS. W oparciu o wyniki symulacji dwóch układów scalonych uzasadniono konieczność uwzględnienia modelu sprzężenia przez podłoże w procesie projektowym oraz konieczność i sposób przeprojektowania układów w celu zapewnienia ich poprawnej pracy.
-
Właściwości dynamiczne filtrów Gm-C zmiennych stanu trybu napięciowego i prądowego
PublicationW pracy przedstawiono analizę zakresu dynamicznego dla filtrów Gm-C zmiennych stanu realizowanych w strukturach napięciowych i prądowych. W analizie wykorzystano ogólny model filtrów Gm-C oraz jego opis algebraiczny. W przypadku filtrów napięciowych opierano się na wcześniejszych wynikach otrzymanych przez Groenewoldła. W przypadku struktur prądowych wzięto pod uwagę zależność transkonduktancji elementów aktywnych od częstotliwości....
-
Tranzystory organiczne
PublicationW artykule przedstawiono budowę, zasady działania i niektóre podstawowe charakterystyki organicznych tranzystorów polowych w oparciu o przegląd najnowszych publikacji naukowych dotyczących tematu. Omówiono tranzystory cienkowarstwowe TFT i typu SIT wykonane uproszczoną technologią z elastycznych i częściowo uporządkowanych materiałów organicznych. Zwrócono uwagę na koncepcję tranzystora molekularnego.
-
Tolerance Analysis of Continuous Time Gm-C Filters.
PublicationW pracy opisano metodę analizy tolerancji dla filtrów Gm-C dowolnego typu i rzędu. Opracowano odpowiednie formuły analityczne korzystając z ogólnego modelu filtrów tej klasy oraz zunifikowanego opisu macierzowego. W końcowej części pracy przedstawiono wybrane przykłady zastosowań proponowanej procedury z włączeniem analizy metody najgorszego przypadku dla filtrów Gm-C wysokiego rzędu.