Wyniki wyszukiwania dla: TESTOWANIE UKŁADÓW CYFROWYCH - MOST Wiedzy

Wyszukiwarka

Wyniki wyszukiwania dla: TESTOWANIE UKŁADÓW CYFROWYCH

Najlepsze wyniki w katalogu: Potencjał Badawczy Pokaż wszystkie wyniki (102)

Wyniki wyszukiwania dla: TESTOWANIE UKŁADÓW CYFROWYCH

Najlepsze wyniki w katalogu: Oferta Biznesowa Pokaż wszystkie wyniki (31)

Wyniki wyszukiwania dla: TESTOWANIE UKŁADÓW CYFROWYCH

Pozostałe wyniki Pokaż wszystkie wyniki (1770)

Wyniki wyszukiwania dla: TESTOWANIE UKŁADÓW CYFROWYCH

  • Testowanie układów cyfrowych z wykorzystaniem magistrali IEEE 1149.7

    Przedstawiono opracowaną w grudniu 2009 r. cyfrową magistralę testującą IEEE 1149.7 przeznaczoną do testowania i debuggingu wielordzeniowych układów wbudowanych. W stosunku do magistrali IEEE1149.1, której jest rozszerzeniem, magistrala IEEE1149.7 zapewnia zredukowaną do dwóch liczbę wyprowadzeń, możliwość pracy w konfiguracji gwiazdowej, indywidualne adresowanie urządzeń, eliminację ze ścieżki brzegowej nieaktywnych układów, zarządzanie...

  • Metody projektowania ułatwiającego testowanie dla układów cyfrowych

    Publikacja

    - Rok 2005

    Przedstawiono przegląd metod ułatwiających testowanie DFT (Design for Testability) dla układów cyfrowych. Zaprezentowano metody stosowane na poziomie układów scalonych, pakietów oraz systemów elektronicznych. Pokazano heurystyczne metody projektowania pozwalające na zwiększenie sterowalności i obserwowalności układów oraz metody strukturalne, a wśród nich układy BILBO (Built-In Logic Block Observer), BIST (Built-In Self Test),...

  • Testowanie i diagnostyka układów w pełni różnicowych

    Zaproponowano tester wbudowany realizujący nowe podejście do testowania układów w pełni różnicowych, polegające na pobudzaniu układu sygnałem wspólnym i pomiarze wyjściowego napięcia różnicowego. Tester wykrywa uszkodzenia parametryczne i strukturalne, które powodują zaburzenie symetrii układu i w rezultacie wzrost wartości napięcia różnicowego. Przeprowadzono analizę właściwości diagnostycznych funkcji układowej, na której bazuje...

  • Weryfikacja asynchronicznych układów cyfrowych w strukturach FPGA

    W artykule przedstawione zostały podstawowe informacje dotyczące typowych klas układów asynchronicznych. Wymienione klasy zostały następnie przeanalizowane pod kątem możliwości ich implementacji w układach programowalnych FPGA. Klasa "micropipelines" omówiona została dokładniej. W tej klasie został zaimplementowany w układzie FPGA typu Virtex2 przykładowy procesor asynchroniczny realizujący listę rozkazów swojego synchronicznego...

  • Ewolucyjna minimalizacja poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych

    Publikacja

    - Rok 2006

    W artykule przedstawiono zastosowanie algorytmu ewolucyjnego do minimalizacji poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych. Przy użyciu proponowanej metody dokonano wyboru kolejności podawania na wejścia układu wektorów testowych, aby liczba przełączeń bramek wchodzących w jego skład była jak najmniejsza. Pod uwagę wzięto cztery układy wybrane z literatury. Otrzymane wyniki wskazują, że możliwe jest...