Publikacje
Filtry
wszystkich: 104
Katalog Publikacji
Rok 2013
-
Pipelined division of signed numbers with the use of residue arithmetic for small number range with the programmable gate array
PublikacjaIn this work an architecture of the pipelined signed residue divider for the small number range is presented. Its operation is based on reciprocal calculation and multiplication by the dividend. The divisor in the signed binary form is used to compute the approximated reciprocal in the residue form by the table look-up. In order to limit the look-up table address an algorithm based on segmentation of the divisor into two segments...
-
Pipelined division of signed numbers with the use of residue arithmetic in FPGA
PublikacjaAn architecture of a pipelined signed residue divider for small number ranges is presented. The divider makes use of the multiplicative division algorithm where initially the reciprocal of the divisor is calculated and subsequently multiplied by the dividend. The divisor represented in the signed binary form is used to compute the approximated reciprocal in the residue form by the table look-up. In order to reduce the needed length...
-
Pipelined sceling of signed residue numbers with the mixed-radix conversion in the programmable gate array
PublikacjaIn this work a scaling technique of signed residue numbers is proposed. The method is based on conversion to the Mixed-Radix System (MRS) adapted for the FPGA implementation. The scaling factor is assumed to be a moduli product from the Residue Number System (RNS) base. Scaling is performed by scaling of terms of the mixed-radix expansion, generation of residue reprezentation of scaled terms, binary addition of these representations...
-
Robust Monitoring of Water Quality in Drinking Water Distribution System
PublikacjaThe paper develops a novel open loop set bounded observer for robust estimation of water quality in DWDS based on the advanced nonlinear quality dynamics model including disinfections by-products (DBPs). The observer utilises a cooperativeness of the quality dynamics model and is computationally efficient, hence applicable to on-line quality monitoring. The simulation results illustrate its good and sustainable performance.
-
Robust Parameter Estimation and Output Prediction for Reactive Carrier-Load Nonlinear Dynamic Networks
PublikacjaIn this paper an extension of on-line model simplification technique for a class of networked systems, namely reactive carrier-load nonlinear dynamic networked system (RCLNDNS), kept within point-parametric model (PPM) framework is addressed. The PPM is utilised to acquire a piece wise constant time-varying parameter linear structure for the RCLNDNS suitable for the on-line one step ahead prediction that may be applied to monitoring...
Rok 2015
-
Pipelined Two-Operand Modular Adders
PublikacjaPipelined two-operand modular adder (TOMA) is one of basic components used in digital signal processing (DSP) systems that use the residue number system (RNS). Such modular adders are used in binary/residue and residue/binary converters, residue multipliers and scalers as well as within residue processing channels. The structure of pipelined TOMAs is usually obtained by inserting an appropriate number of pipeline register layers within...
-
Remote current measurement with FPGA digital processing
PublikacjaThe work presents an implementation of a modular measurement and control systemthat controls variants of mains supply of 230V electrical equipment. The system allowsto supervise power consumption in the office electronic equipment. The system detectsthe instant of the reduced power consumption by a device and makes possible itsswitch-off in order to reduce energy cost. The current is measured with integratedcurrent/voltage converters....
Rok 2004
-
Pomiary temperatury w badaniach diagnostycznych.
PublikacjaTemperatura to wielkośc fizyczna, która w sposób szczególny odróżnia się od innych cech mierzalnych badanego obiektu. Do określenie jej jednostki niezbędne jest ustalenioe skali temperatur na podstawie stałych punktów termometrycznych . Pomiary< prowadzone w ramach diagnostyki weryfikacyjnej, służą do określenia zdolności danego urządzenia do wykonywania założonych zadań. Przedmiotem badań może być zarówno obiekt cieply, jak i...
Rok 2022
-
Power efficient thrust allocation algorithms in design of dynamically positioned ships
PublikacjaAssessment of power consumption on a Dynamically Positioned (DP) ship in the early design stage can assist crucial design choices. The study presents a comparison between two algorithms of optimal thrust allocation in a propulsion system for an over-actuated DP ship. Applied algorithms were Quadratic Programming (QP) and Non- dominated Sorting Genetic Algorithm II (NSGAII). Based on both approaches, tools were developed for ship...
Rok 2016
-
Przegląd metod pomiaru temperatury przewodów linii napowietrznych wysokiego napięcia
PublikacjaW artykule przedstawiono przegląd metod pomiaru temperatury napowietrznych linii wysokiego napięcia stosowanych w celu poprawy niezawodności eksploatacji i w celu wyznaczania dopuszczalnej obciążalności linii. Omówiono system DOL dynamicznej obciążalności linii oraz bezdotykowe metody pomiaru temperatury: pomiar z użyciem pasywnych czujników SAW (ang. Surface acoustic wave sensor), DTS (distributed temperature sensing) z wykorzystaniem...
-
REALIZACJA NA POZIOMIE RTL OBLICZANIA PIERWIASTKA KWADRATOWEGO Z UŻYCIEM METODY NIEODTWARZAJĄCEJ
PublikacjaObliczanie pierwiastka kwadratowego jest jedną z kluczowych operacji cyfrowego przetwarzania sygnałów szczególnie przy obliczaniu modułu sygnałów zespolonych. W pracy przedstawiono algorytm obliczania pierwiastka kwadratowego metodą nieodtwarzającą oraz jego układową realizację. Metoda umożliwia oszczędną realizację układową bazującą na sumatorach i rejestrach. Przeanalizowano wymagania sprzętowe obliczania pierwiastka kwadratowego...
Rok 2021
-
Przegląd metod szybkiego prototypowania algorytmów uczenia maszynowego w FPGA
PublikacjaW artykule opisano możliwe do wykorzystania otwarte narzędzia wspomagające szybkie prototypowanie algorytmów uczenia maszynowego (ML) i sztucznej inteligencji (AI) przy użyciu współczesnych platform FPGA. Przedstawiono przykład szybkiej ścieżki przy realizacji toru wideo wraz z implementacją przykładowego algorytmu prze-twarzania w trybie na żywo.
Rok 2012
-
Quality Model for Integrated Security Monitoring and Control in Water Distribution Systems
PublikacjaThis article addresses the problem of drinking water distribution system (DWDS) security in the terms of water quality which in the era of terrorist threat is of high importance to the public. The contribution of this paper is the development of the so called security module to extend a multi-species water quality model. This gives an insight to the situation in DWDS not only under normal operational conditions but also in case...
-
Realization of multi-operand modular adders in the FPGA technology
PublikacjaW pracy opisano projektowanie i realizację struktur wielooperandowych sumatorów modularnych (MOMA) w środowisku Xilinx FPGA z użyciem technologii Virtex-6. Projekt oparty jest na pamięciach LUT (26x1), które symulują małe pamięci RAM służące jako podstawowy komponent do realizacji sumatorów. W pracy pokazano MOMA dla dodawania modularnego operandów 5-bitowych. Najpierw rozważono ogólne struktury MOMA i następnie dwa podstawowe...
Rok 2010
-
Radix-4 dft butterfly realization with the use of the modified quadratic residue number system
PublikacjaW pracy zaprezentowano projektowanie i realizację obliczenia motylkowego dft dla podstawy 4 z użyciem zespolonego systemu resztowego (CRNS) i zmodyfikowanego kwadratowego systemu resztowego (MQRNS). System MQRNS oprócz własności dekompozycyjnych pozwala na realizację mnożenia zespolonego przy zastosowaniu trzech mnożeń rzeczywistych. Przedstawiono konwertery wejściowy CRNS/MQRNS i wyjściowy MQRNS/CRNS, mnożenie zespolone w MQRNS,...
-
Radix-4 dft butterfly realization with the use of the modified quadratic residue number system
PublikacjaW pracy przedstawiono algorytm realizacji mnożenia zespolonego z użyciem zmodyfikowanego kwadratowego zmodyfikowanego systemu liczbowego (mqrns) oraz jego zastosowanie do wykonania obliczenia motylkowego dft dla podstawy 4. pokazano też wstępne rezultaty implementacji w układzie xilinx fpga.
Rok 2005
-
Regulator trajektorii w aspekcie sterowania statkiem w sytuacji kolizyjnej
PublikacjaPrzedstawiono projekt regulatora trajektorii do sterowania statkiem wzdłuż planowanej trasy z uwzględnieniem zmian prędkości. Regulator zrealizowano w oparciu o logikę rozmytą. W algorytmie sterowania wykorzystuje się koncepcję statku wirtualnego, który porusza się dokładnie wzdłuż zadanej trajektorii. Opracowane reguły sterowaniaregulatora rozmytego trajektorii poddane zostały badaniom na modelumatematycznym statku typu kontenerowiec....
Rok 2011
-
Residue-to-two's complement converter based on core function
PublikacjaW artykule przedstawiono układową realizację konwertera z systemu resztowego do systemu binarnego bazującego na funkcji jądra. Zastosowanie funkcji jądra powoduje zmniejszenie wymagań sprzętowych przy realizacji konwertera. W publikacji omówiono problem dektekcji znaku oraz realizacje ukłądową konwertera w środowisku FPGA.
Rok 2018
-
Review and comparison of smoothing algorithms for one-dimensional data noise reduction
PublikacjaThe paper considers the choice of parameters of smoothing algorithms for data denoising. The impact of the window size on smoothing accuracy was analyzed. The parameters of denoising filters were selected with respect to the meansquare error between the computed linear regression and the noisy signal. Finally, we have compared mean, median, SavitzkyGolay, Kalman and Gaussian filter algorithms for the data from the digital sensor....
Rok 2017
-
RNS/TCS CONVERTER DESIGN USING HIGH-LEVEL SYNTHESIS IN FPGA
PublikacjaAn experimental high-level synthesis (HLS) of the residue number system (RNS) to two’s-complement system (TCS) converter in the Vivado Xilinx FPGA environment is shown. The assumed approach makes use of the Chinese Remainder Theorem I (CRT I). The HLS simplifies and accelerates the design and implementation process, moreover the HLS synthesized architecture requires less hardware by about 20% but the operational frequency is smaller...