Cel przedmiotu: Zapoznanie z metodami projektowania i symulacji cyfrowych układów programowalnych i ASIC z wykorzystaniem języków opisu sprzętu.

Treści przedmiotu:

1. Wprowadzenie, znaczenie i zastosowania języków HDL. Historia powstania języka Verilog.

2. Poziomy opisu sprzętu (Verilog).

3. Metodologie projektowania. Prosty przykład.

4. Składnia języka Verilog.

5. Typy danych.

6. Zadania systemowe i dyrektywy kompilatora.

7. Moduły i porty.

8. Projektowanie na poziomie bramek logicznych.

9. Opóźnienia w bramkach.

10. Modelowanie na poziomie rejestrów.

11. Przypisanie ciągłe.

12. Wyrażenia i operatory.

13. Modelowanie na poziomie behawioralnym.

14. Funkcje i zadania.

15. Techniki modelowania.

16. Verilog 2001 zmiany w standardzie.

17. Geneza powstania języka VHDL.

18. Składnia języka i typy danych

19. Jednostki projektowe i ich architektury.

20. Osadzanie komponentów.

21. Przypisania współbieżne, zwykłe i warunkowe.

22. Opóźnienia, operacje współbieżne oraz czasowe.

23. Procesy.

24. Polecenia warunkowe i pętle.

25. Opóźnienia typu wait.

26. Funkcje i procedury.

27. Biblioteki i pakiety.

28. Biblioteka IEEE.

29. Synteza maszyn stanów.