Wyszukiwarka
dr inż. Robert Smyk
Zatrudnienie
- Adiunkt w Katedra Automatyki
Publikacje
Filtry
wszystkich: 65
Katalog Publikacji
Rok 2023
-
Nowy algorytm rozszerzania bazy w arytmetyce resztowej
PublikacjaW artykule przedstawiono nowy algorytm rozszerzania bazy w resztowym systemie liczbowym bez użycia nadmiarowego modułu. Rozszerzanie bazy jest kluczową operacją w wielu zastosowaniach, gdzie używany jest resztowy system liczbowy, takich jak cyfrowe przetwarzanie sygnałów, jak też implementacja systemu szyfrowania algorytmem Rivesta-Shamira-Adlemana (RSA). Ortogonalne projekcje występujące w chińskim twierdzeniu o resztach, dla...
Rok 2022
-
Comparison of thresholding algorithms for automatic overhead line detection procedure
PublikacjaThe article presents an overview of the thresholding algorithms. It compares the algorithms proposed by Pun, Kittler, Niblack, Huang, Rosenfeld, Remesh, Lloyd, Riddler, Otsu, Yanni, Kapur and Jawahar. Additionally, it was tested how the tuning of the Pun, Jawahar and Niblack methods affects the thresholding efficiency and proposed a combination of the Pun algorithm with a priori algorithm. All presented algorithms have been implemented...
-
High-Speed Binary-to-Residue Converter Design Using 2-Bit Segmentation of the Input Word
PublikacjaIn this paper a new approach to the design of the high-speed binary-to-residue converter is proposed that allows the attaining of high pipelining rates by eliminating memories used in modulo m generators. The converter algorithm uses segmentation of the input binary word into 2-bit segments. The use and effects of the input word segmentation for the synthesis of converters for five-bit moduli are presented. For the number represented...
Rok 2021
-
Przegląd metod szybkiego prototypowania algorytmów uczenia maszynowego w FPGA
PublikacjaW artykule opisano możliwe do wykorzystania otwarte narzędzia wspomagające szybkie prototypowanie algorytmów uczenia maszynowego (ML) i sztucznej inteligencji (AI) przy użyciu współczesnych platform FPGA. Przedstawiono przykład szybkiej ścieżki przy realizacji toru wideo wraz z implementacją przykładowego algorytmu prze-twarzania w trybie na żywo.
-
Sprzętowa implementacja transformacji Hougha w czasie rzeczywistym
PublikacjaW artykule przedstawiono implementację sprzętową w FPGA algorytmu do wykrywania kształtów aproksymowanych zbiorem linii prostych podczas przetwarzania obrazu cyfrowego w czasie rzeczywistym. W opracowanej strukturze sprzętowej podniesiono efektywność przetwarzania poprzez zastosowanie przetwarzania przepływowego, lookup table, wykorzystanie wyłącznie arytmetyki liczb całkowitych oraz rozproszenie pamięci głosowania. Eksperymentalnie...
Rok 2019
-
Overhead wires detection by FPGA real-time image processing
PublikacjaThe paper presents design and hardware implementation of real-time image filtering for overhead wires detection divided on image processing and results presentation blocks. The image processing block was separated from the whole implementation, and its delay and hardware complexity was analysed. Also the maximum frequency of image processing of the proposed implementation was estimated.
Rok 2018
-
Comparison of edge detection algorithms for electric wire recognition
PublikacjaEdge detection is the preliminary step in image processing for object detection and recognition procedure. It allows to remove useless information and reduce amount of data before further analysis. The paper contains the comparison of edge detection algorithms optimized for detection of horizontal edges. For comparison purposes the algorithms were implemented in the developed application dedicated to detection of electric line...
-
Implementacja w FPGA algorytmu detekcji krawędzi obrazu w czasie rzeczywistym
PublikacjaW artykule przedstawiono projekt architektury oraz implementację układową toru przetwarzania wstępnego obrazu z modułem detekcji krawędzi. Układ został zaimplementowany w FPGA Intel Cyclone. Zrealizowany moduł wykorzystuje pięć wybranych algorytmów wykrywania krawędzi, w tym Robertsa, Sobela i Prewitt.
-
Implementation of multi-operand addition in FPGA using high-level synthesis
PublikacjaThe paper presents the results of high-level synthesis (HLS) of multi-operand adders in FPGA using the Vivado Xilinx environment. The aim was to estimate the hardware amount and latency of adders described in C-code. The main task of the presented experiments was to compare the implementations of the carry-save adder (CSA) type multi-operand adders obtained as the effect of the HLS synthesis and those based on the basic component...
-
Review and comparison of smoothing algorithms for one-dimensional data noise reduction
PublikacjaThe paper considers the choice of parameters of smoothing algorithms for data denoising. The impact of the window size on smoothing accuracy was analyzed. The parameters of denoising filters were selected with respect to the meansquare error between the computed linear regression and the noisy signal. Finally, we have compared mean, median, SavitzkyGolay, Kalman and Gaussian filter algorithms for the data from the digital sensor....
-
Rozpoznawanie oraz lokalizacja w obrazie przewodów linii wysokiego napięcia
PublikacjaW pracy przedstawiono opracowany algorytm rozpoznawania oraz lokalizacji przewodów linii wysokiego napięcia na podstawie obrazu horyzontalnego. Procedura detekcji przewodu została podzielona na trzy etapy. Pierwszy etap zawiera algorytm wykrywania krawędzi wykazujący największą czułość na krawędzie poziome, a jednocześnie brak czułości na krawędzie pionowe. Efektem jest znaczna redukcja liczby wykrytych krawędzi w porównaniu do...
-
Wykrywanie prostych w obrazie cyfrowym z wykorzystaniem transformacji Hougha
PublikacjaArtykuł prezentuje eksperymentalną analizę wpływu szumu o założonym poziomie na skuteczność wykrywania prostych w obrazie przy użyciu algorytmu Hougha. Analizę przeprowadzono przy użyciu opracowanej aplikacji obejmującej realizację procedury generacji szumu oraz algorytmu automatycznie wyznaczającego liczbę pikseli w funkcji jasności w przestrzeni Hougha. Zbadano wpływ poziomu szumu na różnicę w liczbach pikseli tworzących prostą...
Rok 2017
-
BEZDOTYKOWY POMIAR TEMPERATURY Z WYKORZYSTANIEM MATRYCY IR Z KOMPENSACJĄ BŁĘDU BAZUJĄC NA WYZNACZANIU ODLEGŁOŚCI OD OBIEKTU
PublikacjaArtykuł przedstawia metody doboru parametrów algorytmu kompensacji błędu pomiaru temperatury przy użyciu czujnika termowizyjnego. W pracy przedstawiono analizę parametrów fizycznych obiektu oraz ich wpływ na dobór sensora do bezdotykowego pomiaru temperatury. Zaprezentowano również koncepcję urządzenia wyposażonego w termowizyjny czujnik matrycowy do autonomicznego pomiaru temperatury obiektu z automatyczną kompensacją błędu na...
-
HIGH LEVEL SYNTHESIS IN FPGA OF TCS/RNS CONVERTER
PublikacjaThe work presents the design process of the TCS/RNS (two's complement–to– residue) converter in Xilinx FPGA with the use of HLS approach. This new approach allows for the design of dedicated FPGA circuits using high level languages such as C++ language. Such approach replaces, to some extent, much more tedious design with VHDL or Verilog and facilitates the design process. The algorithm realized by the given hardware circuit is...
-
RNS/TCS CONVERTER DESIGN USING HIGH-LEVEL SYNTHESIS IN FPGA
PublikacjaAn experimental high-level synthesis (HLS) of the residue number system (RNS) to two’s-complement system (TCS) converter in the Vivado Xilinx FPGA environment is shown. The assumed approach makes use of the Chinese Remainder Theorem I (CRT I). The HLS simplifies and accelerates the design and implementation process, moreover the HLS synthesized architecture requires less hardware by about 20% but the operational frequency is smaller...
Rok 2016
-
DEDYKOWANY SYSTEM MONITORINGU WARUNKÓW KLIMATYCZNYCH W CENTRUM DANYCH
PublikacjaKoszty utrzymania centrum danych istotnie zależą od kosztów zużycia energii elektrycznej. Zapotrzebowanie na energię elektryczną w tego typu obiektach można optymalizować poprzez monitoring warunków klimatycznych oraz odpowiednie sterowanie czasem pracy urządzeń je utrzymujących. W pracy przedstawiono analizę czynników wpływających na zużycie energii elektrycznej w centrach danych oraz ich wpływ na koszty zużycia energii. Przedstawiono...
-
Implementation of magnitude calculation of complex numbers using improved alpha max plus beta min algorithm
PublikacjaThe paper presents the hardware implementation of the improved alpha max plus beta min algorithm for calculating the magnitude of complex numbers. This version of the algorithm requires the general division which is performed using a noniterative multiplicative division algorithm. We analyze in detail the division algorithm, its error and the impact of finite word-length signal representations on the assumed total computation error....
-
Improved magnitude estimation of complex numbers using alpha max and beta min algorithm
PublikacjaThe paper presents an improved algorithm for calculating the magnitude of complex numbers. This problem, which is a special case of square rooting, occurs for example, in FFT processors and complex FIR filters. The proposed method of magnitude calculation makes use of the modified alpha max and beta min algorithm. The improved version of the algorithm allows to control the maximum magnitude approximation error by using an adequate...
-
REALIZACJA NA POZIOMIE RTL OBLICZANIA PIERWIASTKA KWADRATOWEGO Z UŻYCIEM METODY NIEODTWARZAJĄCEJ
PublikacjaObliczanie pierwiastka kwadratowego jest jedną z kluczowych operacji cyfrowego przetwarzania sygnałów szczególnie przy obliczaniu modułu sygnałów zespolonych. W pracy przedstawiono algorytm obliczania pierwiastka kwadratowego metodą nieodtwarzającą oraz jego układową realizację. Metoda umożliwia oszczędną realizację układową bazującą na sumatorach i rejestrach. Przeanalizowano wymagania sprzętowe obliczania pierwiastka kwadratowego...
-
Serial control of CNC machines
PublikacjaIn this paper a new method of the serial control of CNC machines is proposed. Actuators are controlled locally and the role of the central computer is limited to sending commands to the controller instead of sending it directly to actuators. It has been achieved with the use of the serial protocol with the use of the USB port. The taken approach leads to more reliable operation because commands are buffered and no synchronization...
-
Szeregowe sterowanie maszyną CNC
PublikacjaW artykule przedstawiono projekt urządzenia klasy CNC. Opracowano nowy sposób sterowania elementami wykonawczymi odciążający komputer centralny poprzez ograniczenie jego roli do wysyłania poleceń do mikrokontrolera sterującego, zamiast bezpośrednio do elementów wykonawczych. Uzyskano to poprzez wykorzystanie protokołu szeregowego z użyciem portu USB do sterowania maszyną CNC.
-
WYBRANE PROBLEMY BADAWCZE Z ZAKRESU MODELOWANIA PRZEPŁYWÓW POWIETRZA, ROZKŁADU TEMPERATUR ORAZ PRZESTRZENNEGO PLANOWANIA CENTRÓW DANYCH
PublikacjaW pracy opisano wybrane problemy z zakresu modelowania przepływów powietrza, rozkładu temperatur oraz przestrzennego planowania serwerowni centrów danych. Dodatkowo, omówiono szczegółowo wybrane kierunki badań związane z szeroko pojętą problematyką obniżania kosztów zużycia energii w nowoczesnych serwerowniach poprzez odpowiednie zarządzenie przepływem ciepła w tego typu obiektach. Przedstawiono także trendy rozwojowe w zakresie...
Rok 2015
-
FPGA computation of magnitude of complex numbers using modified CORDIC algorithm
PublikacjaIn this work we present computation of the magnitude of complex numbers using a modified version of the CORDIC algorithm that uses only five iterations. The relationship between the computation error and the number of CORDIC iterations are presented for floating-point and integer arithmetics. The proposed modification of CORDIC for integer arithmetic relies upon the introduction of correction once basic computations are performed...
-
OBLICZANIE MODUŁU LICZBY ZESPOLONEJ W FPGA Z UŻYCIEM ALGORYTMU CORDIC
PublikacjaW pracy przedstawiono obliczanie modułu liczb zespolonych z użyciem zmodyfikowanejwersji algorytmu CORDIC przy zastosowaniu pięciu stopni iteracyjnych. Zaprezentowanozależność wielkości błędu od liczby stopni algorytmu CORDIC dla arytmetykizmiennoprzecinkowej jak również zbadano wpływ użycia arytmetyki całkowitej.Zaproponowana modyfikacja algorytmu CORDIC dla arytmetyki całkowitej polega nawprowadzeniu korekcji po zakończeniu podstawowych...
-
Pipelined Two-Operand Modular Adders
PublikacjaPipelined two-operand modular adder (TOMA) is one of basic components used in digital signal processing (DSP) systems that use the residue number system (RNS). Such modular adders are used in binary/residue and residue/binary converters, residue multipliers and scalers as well as within residue processing channels. The structure of pipelined TOMAs is usually obtained by inserting an appropriate number of pipeline register layers within...
-
Remote current measurement with FPGA digital processing
PublikacjaThe work presents an implementation of a modular measurement and control systemthat controls variants of mains supply of 230V electrical equipment. The system allowsto supervise power consumption in the office electronic equipment. The system detectsthe instant of the reduced power consumption by a device and makes possible itsswitch-off in order to reduce energy cost. The current is measured with integratedcurrent/voltage converters....
-
WYBRANE KIERUNKI BADAŃ W ZAKRESIE PODWÓJNEGO ZASTOSOWANIA ZAAWANSOWANYCH TECHNOLOGII ZARZĄDZANIA PRZEPŁYWEM CIEPŁA W CENTRACH DANYCH
PublikacjaW pracy przedstawiono wybrane kierunki badań związane z szeroko pojętą problematy-ką zarządzenia przepływem ciepła w nowoczesnych centrach danych. Autorzy pracy omówili trendy rozwojowe w zakresie rozwoju i ewolucji systemów zarządzania przepływem ciepła w centrach danych, z uwzględnieniem funkcji podwójnego zastosowania. W artykule wskazano także wybrane sposoby oraz zaprezentowano koncepcję i podstawowe założenia aktywnego systemu...
-
Zdalny pomiar pradu z możliwością obróbki w FPGA
PublikacjaW artykule przedstawiono realizację modułowego systemu pomiarowo-kontrolnegosterującego wariantami zasilania odbiorników 230 V. System umożliwia kontrolępoboru prądu przez urządzenia infrastruktury informatycznej w biurze. Wykrywamoment pojawienia się obniżonego poboru prądu przez urządzenia. Umożliwia toodłączenie ich od zasilania celem obniżenia kosztów zużycia energii. Do pomiaru prąduwykorzystano moduły przetworników scalonych...
Rok 2014
-
FPGA realization of an improved alpha max plus beta min algorithm
PublikacjaThe generalized improved version of the alpha max plus beta min square-rooting algorithm and its realization in the Field Programmable Gate Array (FPGA) are presented. The algorithm computes the square root to calculate the approximate magnitude of a complex sample. It is especially useful for pipelined calculations in the DSP. In case of four approximation regions it is possible to reduce the peak error form 3.95% to 0.33%. This...
-
On configuration of residue scaling process in pipelined radix-4 MQRNS FFT processor
PublikacjaResidue scaling is needed in pipelined FFT radix-4 processors based on the Modified Quadratic Residue Number System (MQRNS) at the output of each butterfly. Such processor uses serial connection of radix-4 butterflies. Each butterfly comprises n subunits, one for each modulus of the RNS base and outputs four complex residue numbers. In order to prevent the arithmetic overflow in the succesive stage, every number has to be scaled,...
-
On simplification of residue scaling process in pipelined Radix-4 MQRNS FFT processor
PublikacjaResidue scaling is needed in pipelined FFT radix-4 processors based on the Modified Quadratic Residue Number System (MQRNS) at the output of each butterfly. Such processor uses serial connection of radix-4 butterflies. Each butterfly comprises n subunits, one for each modulus of the RNS base and generates four complex residue numbers. In order to prevent arithmetic overflow intermediate results after each butterfly have to be...
Rok 2013
-
Design and implementation principles of FIReWORK ONLINE - the VHDL autogenerator for hardware structures
PublikacjaThe paper presents an aspects of remote autogeneration of hardware structures. The solution is an online application, that is running on the server side and allows to design a particular filters and other selected hardware and generate its structure in the form of VHDL, dedicated to FPGA design environments. The paper also addresses the problem of parameterization of algorithms used to generate the hardware structures and current...
-
FIReWORK: FIR Filters Hardware Structures Auto-Generator
PublikacjaThe paper presents application called FIReWORK, that allows for automatic creation of the VHDL hardware structures of FIR filters. Automat- ically generated specialized hardware solutions dedicated to the FPGA and ASIC are commonly known as Intellectual Property Cores. The essential fu- ture of the application is easy initialization of FIR filter parameters in GUI, and then automatically design, calculate and generate the IP Core...
-
Pipelined division of signed numbers with the use of residue arithmetic for small number range with the programmable gate array
PublikacjaIn this work an architecture of the pipelined signed residue divider for the small number range is presented. Its operation is based on reciprocal calculation and multiplication by the dividend. The divisor in the signed binary form is used to compute the approximated reciprocal in the residue form by the table look-up. In order to limit the look-up table address an algorithm based on segmentation of the divisor into two segments...
-
Pipelined division of signed numbers with the use of residue arithmetic in FPGA
PublikacjaAn architecture of a pipelined signed residue divider for small number ranges is presented. The divider makes use of the multiplicative division algorithm where initially the reciprocal of the divisor is calculated and subsequently multiplied by the dividend. The divisor represented in the signed binary form is used to compute the approximated reciprocal in the residue form by the table look-up. In order to reduce the needed length...
-
Pipelined sceling of signed residue numbers with the mixed-radix conversion in the programmable gate array
PublikacjaIn this work a scaling technique of signed residue numbers is proposed. The method is based on conversion to the Mixed-Radix System (MRS) adapted for the FPGA implementation. The scaling factor is assumed to be a moduli product from the Residue Number System (RNS) base. Scaling is performed by scaling of terms of the mixed-radix expansion, generation of residue reprezentation of scaled terms, binary addition of these representations...
-
Scaling of numbers in residue arithmetic with the flexible selection of scaling factor
PublikacjaA scaling technique of numbers in resudue arithmetic with the flexible selection of the scaling factor is presented. The required scaling factor can be selected from the set of moduli products of the Residue Number System (RNS) base. By permutation of moduli of the number system base it is possible to create many auxilliary Mixed-Radix Systems associated with the given RNS with respect to the base, but they have different sets...
-
Scaling of signed residue numbers with mixed-radix conversion in FPGA with extended scaling factor selection
PublikacjaA scaling technique of signed residue numbers in FPGA is proposed. The technique is based on conversion of residue numbers to the Mixed-Radix System (MRS). The scaling factor is assumed to be a moduli product from the Residue Number System (RNS) base. Scaling is performed by scaling of MRS terms, the subsequent generation of residue representations of scaled terms, binary addition of these representations and generation of residues...
Rok 2012
-
Analiza widmowa w czasie rzeczywistym prądów udarowych transformatora z zastosowaniem procesora FFT w technologii FPGA
PublikacjaW artykule przedstawiono krótkookresową analizę widmową prądu załączeniowego i prądu zwarciowego transformatora w czasie rzeczywistym z zastosowaniem procesora FFT zrealizowanego w FPGA. Określono tez teoretyczne przebiegi prądów dla przyjetego modelu transformatora. Przeprowadzono ponadto analizę wymagań związanych z obliczaniem prądu w czasie rzeczywistym.
-
Analysis of magnetic signals of vehicles aided by matched filtering with FPGA FFT processor
PublikacjaW artykule przedstawiono system analizy i identyfikacji pojazdów oparty na pomiarze indukcji magnetycznej. Do tego celu jest stosowany zestaw czujników magnatycznych pracujących bezprzewodowo, który pozwala na monitorowanie ruchu pojazdów na lotniskach, w potrach i punktach kontroli granicznej. System taki może być zastosowany do wykrywania i identyfikacji pojadów zawierających elementy ferromagnetyczne, które zaburzają pole magnetyczne...
-
Design and realization of two-operand modular adders in the FPGA
PublikacjaW pracy zaprezentowano strukturę sumatorów modularnych w środowisku Xilinx z użyciem rodziny układów Virtex-6. Rozważono dwa typy sumatorów, jeden dla modułów 5-bitowych i drugi dla 6-bitowych. Zaprojektowano ich struktury i podano eksperymentalne wyniki implementacji.
-
FPGA implementation of reverse residue conversion based on the new Chinese Remainder Theorem II- Part I
PublikacjaW pracy opisano implementację algorytmu konwersji z systemu resztowego do systemu binarnego opartą na nowej formie chińskiego twierdzenia o resztach określanego jako CRT II.Nowa forma CRT nie wymaga operacji modulo M , gdzie M jest zakresem liczbowym systemu resztowego, jednak wymagana jest pewna liczba mnożników. W środowisku FPGA jest zwykle dostępne są mnożniki, stąd mogą być one wykorzystane do realizacji konwertera. Głównym...
-
FPGA implementation of reverse residue conversion based on the new Chinese Remainder Theorem II- Part II,- Experimantal results
PublikacjaW pracy opisano realizację sprzętową konwertera z systemu resztowego do systemu binarnego. Konwerter jest oparty na nowej formie chińskiego twierdzenia o resztach CRT II. Teoretyczne aspekty takiej konwersji przedstawiono w części I. Implementację konwertera wykonano w środowisku Xilinx FPGA. Zaprezentowano ogólną architekturę konwertera, a także opisano realizację wybranych bloków. Podano ilość koniecznych zasobów sprzętowych...
-
Inrush and short circuit current identification based on real-time spectral analysis with the use of the FPGA FFT processor
PublikacjaW artykule przedstawiono krótkookresową analize widmową prądu załączeniowego i prądu zwarciowego transformatora w czasie rzeczywistym z zastosowaniem procesora FFT zrealizowanego w FPGA. Otrzymane widmo ułatwia rozróżnienie rodzaju prądu, co może być zastosowanei do lepszego sterowania zabezpieczneiem różnicowo-prądowym. Określono tez teoretyczne przebiegi prądów dla przyjetego modelu transformatora. Przeprowadzono ponadto analizę...
-
Measurement of magnetic signals of vehicles with denoising by matched filtering with FPGA FFT processor
PublikacjaW artykule przedstawiono realizację systemu do analizy i identyfikacji pojazdów oparty na pomiarze indukcji magnetycznej. Proponowany system może być zastosowany do wykrywania i identyfikacji pojadów zawierających elementy ferromagnetyczne, które zaburzają pole magnetyczne ziemi. Zaburzenie to można zmierzyć przy zastosowaniu trójosiowych magnetometrów transduktorowych, pracującyh w układzie różnicowycm. Zastosowano w systemie...
-
Realization of multi-operand modular adders in the FPGA technology
PublikacjaW pracy opisano projektowanie i realizację struktur wielooperandowych sumatorów modularnych (MOMA) w środowisku Xilinx FPGA z użyciem technologii Virtex-6. Projekt oparty jest na pamięciach LUT (26x1), które symulują małe pamięci RAM służące jako podstawowy komponent do realizacji sumatorów. W pracy pokazano MOMA dla dodawania modularnego operandów 5-bitowych. Najpierw rozważono ogólne struktury MOMA i następnie dwa podstawowe...
Rok 2011
-
Fpga implementation of the two-stage high-speed fir filter in residue arithmetic
Publikacjaw pracy przedstawiono implementację szybkiego, dwustopniowego kaskadowego filtru fir w technologii fpga z użyciem arytmetyki resztowej. zastosowanie arytmetyki resztowej pozwala na uzyskanie dużych częstotliwości potokowania w związku z użyciem małych mnożników. zalety arytmetyki resztowej są ograniczane w pewnym stopniu koniecznością wykonywania skalowania po pierwszym stopniu filtru celem uniknięcia nadmiaru arytmetycznego. w...
-
FPGA realization of high-speed multi-stage FIR filter in residue arithmetic
PublikacjaW pracy przedstawiono implementację szybkiego wielostopniowego, kaskadowego filtru FIR w technologii FPGA. Zastosowanie arytmetyki resztowej pozwala na uzyskanie dużych częstotliwości próbkowania w zwiżaku z użyciem małych mnożników. Zalety wynikające z uzycia arytmetyki resztowej sa w pewnym stopniu ograniczne koniecznością wykonania skalowania przy kaskadowym połaczeniu filtrów FIR, tak aby uniknąć nadmiaru arytmetycznego. W...
-
Residue-to-two's complement converter based on core function
PublikacjaW artykule przedstawiono układową realizację konwertera z systemu resztowego do systemu binarnego bazującego na funkcji jądra. Zastosowanie funkcji jądra powoduje zmniejszenie wymagań sprzętowych przy realizacji konwertera. W publikacji omówiono problem dektekcji znaku oraz realizacje ukłądową konwertera w środowisku FPGA.
-
The PRNS butterfly in the FPGA technology
PublikacjaW publikcaji zaprezentowano koncepcję realizacji motylka konwesji wejściowej w Wielomianowym Systemie Resztowym (Polynoamil Residue Number System, PRNS). Omówiono wykorzystanie reprezentacji liczb w systemie diminished-1 w prezentowanym rozwiązaniu oraz przedstawiono wynik syntezy ukłądu w środowisku Xilinx ISE.
wyświetlono 3311 razy