Wyniki wyszukiwania dla: REALIZACJA PROGRAMOWA - MOST Wiedzy

Wyszukiwarka

Wyniki wyszukiwania dla: REALIZACJA PROGRAMOWA

Wyniki wyszukiwania dla: REALIZACJA PROGRAMOWA

  • Realizacja programowa algorytmów filtracji, estymacji i sterowania w PLC/PAC

    Publikacja

    Sterowniki programowalne PLC (ang. Programmable Logic Controller) są główną przemysłową platformą implementacji algorytmów sterowania bezpośredniego. Standardowo producenci PLC dostarczają programistom jedynie podstawowe, najprostsze metody sterowania. Wraz z rozwojem sterowników PLC oraz ich następców PAC (ang. Programmable Automation Controller) pojawiły się zwiększone możliwości obliczeniowe i pamięciowe tych urządzeń oraz...

    Pełny tekst do pobrania w portalu

  • Programowa realizacja bramy sygnalizacyjnej między siecią PSTN/ISDN a siecią Internet

    Publikacja

    Realizacja idei społeczeństwa informacyjnego wymaga odpowiedniej infrastruktury teleinformacyjnej dla której przewidziano sieci następnej generacji (NGN) a w tym Internet następnej generacji (NGI). W pracy przedstawiono rozwiązanie jednego z problemów wynikającego z przekształcenia obecnych sieci do sieci NGN. Jest to problem sterowania połączeniem dla usługi telekomunikacyjnej nazywanej popularnie telefonia (mowa). Realizacja...

  • Sprzętowa i programowa realizacja algorytmu szyfrującego AES = Hardware and software implementation of AES algorithm

    Publikacja

    W artykule przedstawiono sprzętową i programową realizację algorytmu szyfrującego i deszyfrującego AES. Obydwie implementacje zostały zrealizowane z wykorzystaniem platformy Virtex-II i praktycznie zweryfikowane. Jako kryteria do porównania wybrano: zużycie zasobów, przepustowość i zużycie mocy. Wersja sprzętowa charakteryzuje się 190-krotnie większą przepustowością, 80-krotnie mniejszym zużyciem energii na przetworzenie jednego...

  • Hardware cryptography coprocessor for system on chip soft processor

    Publikacja

    W artykule przedstawiono realizację sprzętową i programową szyfrującejo i deszyfrującego algorytmu AES.Obydwie implementacje zostały zralizowane z wykorzystaniem układu Virtex II i przetestowane. Jako kryterium porónawcze wybrano zużycie zasobów układu oraz wydajność. Realizacja sprzętowa wykonuje operację szyfrowania 2 dekady szybcie niż wersja programowa, ale wymaga pięciokrotnie więcej zasobówIn this paper hardware and software...

  • Programowy generator strumieni pakietów

    Publikacja

    Testowanie rzeczywistych urządzeń IP QoS wymaga źródeł ruchu o różnych charakterystykach ruchowych i informacyjnych umożliwiających przeprowadzenie badań dla skrajnych obciążeń. Równoznaczne to jest z generowaniem strumieni pakietów o dużych przepływnościach. Profesjonalne generatory sprzętowe są bardzo drogie i często dla pełnego przeprowadzenia badań konieczny jest zestaw większej liczby takich generatorów. Rozwiązaniem może...

  • Architektura Systemów Komputerowych wykład - zima 2023/2024

    Kursy Online
    • P. Raczyński

    Realizacja wykładu z przedmiotu Architektura Systemów Komputerowych 1. Organizacja zajęć, zasady zaliczenia, literatura 2. Architektura procesorów Intel x86, rejestry ogólnego przeznaczenia, jednostka arytmetyczno-logiczna, flagi 3. Przestrzeń adresowa, adresowanie pamięci i urządzeń wejścia-wyjścia, segmentacja pamięci, tryby adresowania 4. Model programowy procesora, cykl rozkazowy 5. Rozkazy i techniki przesyłania informacji,...

  • Architektura Systemów Komputerowych wykład - Nowy - Nowy

    Kursy Online
    • P. Raczyński
    • M. Niedźwiecki

    Realizacja wykładu z przedmiotu Architektura Systemów Komputerowych 1. Organizacja zajęć, zasady zaliczenia, literatura 2. Architektura procesorów Intel x86, rejestry ogólnego przeznaczenia, jednostka arytmetyczno-logiczna, flagi 3. Przestrzeń adresowa, adresowanie pamięci i urządzeń wejścia-wyjścia, segmentacja pamięci, tryby adresowania 4. Model programowy procesora, cykl rozkazowy 5. Rozkazy i techniki przesyłania informacji,...

  • COMPARISON OF SOFTWARE AND HARDWARE REALIZATION OF AES CRYPTOGRAPHIC ALGORITHM

    In this paper hardware and software realization of direct and inverse AES cryptographic algorithm is presented. Both implementations were made using the Virtex-II FPGA and were practically tested. As the criteria of comparison, the resource utilization, achieved performance and power dissipation were chosen. Hardware realization increases throughput of conversion about 190 times over software implementation and decreases the energy...