Search
Department of Microelectronic Systems
Publications
Filters
total: 756
Catalog Publications
Year 2011
-
Sprzętowa implementacja koprocesora dla zastosowań kryptograficznych
PublicationW pracy przedstawiono procedurę implementacji elektronicznej skrzynki podawczej z wykorzystaniem zasobów sprzętowych na płytce FPGA (Filed Programmable Gate Array) typu Virtex 4. Przedstawiono ogólna zasadę działania skrzynki podawczej oraz opisano parametry i właściwości poszczególnych modułów funkcjonalnych systemu tj.: modułu TFTP Trivia File Transfer Protocol), serwera WWW, funkcji skrótu oraz asymetrycznego algorytm kryptograficznego....
Year 2010
-
Concept of web service for real-time satellite imagery dissemination
PublicationW artykule zaproponowano system upowszechniania obrazów satelitarnych w czasie niemal rzeczywistym realizujący ideę oprogramowania jako usługi. System jest złożony z 4 logicznych modułów - modułu akwizycji danych, zarządzania, serwera Web oraz klienta. Protokół zapytań WCS jest wykorzystywany jako interfejs pomiędzy większością modułów. System tworzony jest z myślą o udostępnianiu danych dla zdalnych użytkowników w formie usługi...
-
Design of high frequency OTA in 130nm CMOS technology with single 1.2v power supply
PublicationW artykule przedstawiono wzmacniacz transkonduktancyjny OTA zasilany niskim napięciem i przeznaczony do użycia w filtrach czasu ciągłego w zakresie wysokich częstotliwości przetwarzanych sygnałów. Stopień wejściowy zbudowany jest w oparciu o inwertery CMOS. Wartość transkonduktancji wzmacniacza jest przestrajana z wykorzystaniem efektu podłożowego tranzystorów. Omówiono również układ dostrajania wzmacniacza. Brak wewnętrznych węzłów...
-
FPGA-Based Implementation of Real Time Optical Flow Algorithm and Its Applications for Digital Image Stabilization
PublicationAn efficient simplification procedure of the optical flow (OF) algorithm as well as its hardware implementation using the field programmable gate array (FPGA) technology is presented. The modified algorithm is based on block matching of subsets of successive frames, and exploits one-dimensional representation of subsets as well as the adaptive adjustments of their sizes. Also, an l1-norm-based correlation function requiring no...
-
Frequency compensation for two-stage operational amplifiers with improved PSRR characteristic
PublicationW pracy została opisana nowa metoda kompensacji częstotliwościowej dwustopniowych wzmacniaczy operacyjnych. Metoda kompensacji gwarantuje uzyskanie stabilnej pracy wzmacniacza operacyjnego przy założeniu że wzmocnienie układu z zamkniętą pętlą sprzężenia zwrotnego jest ograniczone do wartości kilkunastu decybeli. W porównaniu do innych znanych metod kompensacji, zaproponowana metoda umożliwia co najmniej dziesięciokrotne poszerzenie...
-
Hardware implementation of digital image stabilization using optical flow algorithm and FPGA technology
PublicationW artykule przedstawiono efektywną procedurę uproszczenia algorytmu przepływu optycznego oraz jego realizację w układzie programowalnym FPGA. Zmodyfikowany algorytm wykorzystuję metodę blokowego dopasowania podobszarów oraz jednowymiarową reprezentację podobszarów. Dodatkowo, funkcja korelacji oparta jest o normę L1. W rezultacie uzyskano zmniejszenie zużytych zasobów kosztem nieznacznej utraty dokładności. Zarówno dokładność,...
-
Hardware realization of shadow detection algorithm in FPGA
PublicationW referacie opisano problem detekcji cieni w sekwencjach wideo. Na podstawie metod znanych z literatury opracowano algorytm detekcji cieni, działający w czasie rzeczywistym i przeznaczony do realizacji sprzętowej w układzie FPGA. Algorytmy zostały przetestowane i porównane w środowisku MATLAB. Za pomocą języka VHDL zrealizowano system detekcji cieni wykorzystujący opracowany algorytm i zaimplementowano go w układzie Virtex-4. Został...
-
Power equalization of AES FPGA implementation
PublicationThis paper briefly introduces side channel attacks on cryptographic hardware with special emphasis on differential power analysis(DPA). Based on existing countermeasures against DPA, design method combining power equalization for synchronous and combinatorialcircuits has been proposed. AES algorithm has been implemented in Xilinx Spartan II-E field programmable gate array (FPGA) deviceusing the standard and power-equalized methods....
-
Programmable feedforward linearized CMOS OTA for fully differential continuous-time filter design
PublicationW artykule przedstawiono metodę linearyzacji wzmacniacza transkonduktancyjnego (OTA) CMOS z zastosowaniem sprzężenia w przód. Wzmacniacz zbudowany jest z użyciem prostych par różnicowych, wzmacniacza w pętli sprzężenia zwrotnego do samoregulacji transkonduktancji wzmacniaczy oraz liniowej rezystancji odniesienia (R). W wyniku uzyskano znaczną linaryzację charakterystyk przejściowych wzmacniacza OTA. Symulacje komputerowe SPICE...
-
Sprzętowo - programowa analiza obrazu otrzymanego z detektora obiektów ruchomych
PublicationW artykule przedstawiono budowę wewnętrzną oraz zasadę działania sprzętowo - programowego bloku realizującego analizę danych z obrazowego detektora ruchu. System zrealizowano za pomocą 2 identycznych procesorów 8-bitowych pracujących synchronicznie, jednego 32-bitowego procesora typu BA12 [4] oraz zestawu tablic pamięci. Algorytm analizy obrazu jest dwuetapowy. W pierwszym etapie następuje transformacja geometryczna umoŜliwiająca...
-
Zespolony filtr BiCMOS pośredniej częstotliwości odbiornika Bluetooth
Publication
Year 2009
-
A New Approach For High Speed Data Transmission Monitoring
PublicationW artykule przedstawiono nowatorski sposób monitorowania szybkiej transmisji danych. Technika została zaprezentowana dla przypadku transmisji różnicowej na płycie drukowanej. Cechą szczególną rozwiązania jest możliwość pomiaru jakości transmisji w linii bez konieczności montowania dedykowanych złącz pomiarowych, które mogłyby degradować transmisję.
-
Analog multiplier for a low-power integrated image sensor
PublicationArtykuł przedstawia nowe podejście do projektowania tanich niskomocowych zintegrowanych sensorów optycznych. W odróżnieniu od wcześniej stosowanych rozwiązań opartych na masowym przetwarzaniu równoległym, zaproponowany mnożnik macierzowy charakteryzuje się korzystniejszymi cechami. Proponowane rozwiązanie, chociaż mniej elastyczne w sensie liczby możliwych do zaimplementowania algorytmów wstępnej obróbki obrazu, cechuje się znaczącą...
-
Analog multiplier for a low-power integrated image sensor
PublicationArtykuł przedstawia nowe podejście do projektowania tanich niskomocowych zintegrowanych sensorów optycznych. W odróżnieniu od wcześniej stosowanych rozwiązań opartych na masowym przetwarzaniu równoległym, zaproponowany mnożnik macierzowy charakteryzuje się korzystniejszymi cechami. Proponowane rozwiązanie, chociaż mniej elastyczne w sensie liczby możliwych do zaimplementowania algorytmów wstępnej obróbki obrazu, cechuje się znaczącą...
-
Design of standard cells library for UMC L130E FSG process
Publication -
Soft-core processors as SoC prototyping solution for cryptographic application
PublicationArtykuł przedstawia metodę wykorzystania procesora soft-core w zastosowaniach kryptografii. Przedstawione są problemy oraz zagadnienia, które udowadniają potrzebę wprowadzania silnych zabezpieczeń na niskim poziomie systemu sprzętowo-programowego. Istniejące zagrożenia stanowią wyzwanie dla projektantów bezpiecznych systemów, a sprzętowa realizacja obsługi algorytmu kryptograficznego AES jest dobrym przykładem rozwiązania tych...
-
Układ wspomagania sterowania maksimum mocy modułów fotowoltaicznych
PublicationW artykule przedstawiono układ wspomagania sterowania mocą pobieraną z modułu fotowoltaicznego. Na wstępie przedstawiono i omówiono model ogniwa fotowoltaicznego. Następnie, bazując na właściwościach modułów fotowoltaicznych zaproponowano układ wspomagający system mikrokontrolera w sterowaniu przetwornicą impulsową DC/DC. W części końcowej przedstawiono wstępne wyniki pomiarów wykonanego układu prototypowego. Badany układ prototypowy...
-
Wykorzystanie wejściowego prądu bramkowego do różnicowej analizy mocy układów kryptograficznych
PublicationW artykule przestawiono nowy typ ataku DPA z wykorzystaniem prądu wejściowego funktorów cyfrowych. Wykazano, że wraz z zmniejszeniem minimalnych wymiarów technologicznych zwiększa się udział prądów przeładowania wewnętrznych pojemności pasożytniczych tranzystorów w całkowitym poborze prądu. Zgodnie z przeprowadzonymi symulacjami, prąd ten można wykorzystać w ataku typu DPA. Zaproponowanym atak DPA wymaga takiej samej liczby danych...
Year 2008
-
Adaptive selection of control parameters in differential evolution algorithms
PublicationW pracy przedstawiono metodę adaptacyjnej selekcji parametrów kontrolnych w różnicowych algorytmach ewolucyjnych. Wartości parametrów takich jak: stopień krzyżowania i współczynnik różnicowej mutacji są odpowiednio zmieniane. Funkcje testowe użyte do testowania proponowanej metody były zaczerpnięte z literatury. Rezultaty uzyskane przy użyciu opisanej metody zostały porównane z innymi metodami selekcji różnicowej. Wyniki te, uzyskane...
-
Akceleracja sprzętowa transformaty falkowej w systemie widzenia maszynowego do monitoringu ruchu drogowego
PublicationW artykule opisano system monitorowania ruchu drogowego oparty na tanich kamerach i przetwarzaniu obrazu realizowanym w układzie FPGA wyposażonym dodatkowo w bezprzewodowy interfejs sieciowy. System ma być zasilany za pomocą ogniw słonecznych i dlatego został zoptymalizowany pod kątem zużycia energii. Szczegółowo opisano moduł detekcji i pomiaru długości zatorów powstałych na skrzyżowaniach. Do analizy wykorzystano dyskretną transformatę...
-
an intelligent image processing sensor - the algorithm and the hardware implementation
PublicationW artykule przedstawiono algorytm przeznaczony do rozpoznawania obiektów ruchomych w obrazie do celu analizy ruchu pojazdów. Algorytm został zrealizowany w układzie FPGA.Ang.: This paper describes the idea and theimplementation of the robust algorithm dedicated toextraction of moving vehicles from real-time cameraimages for the evaluation of traffic parameters, suchas the number of vehicles, their direction of movementand their...
-
Analogowy filtr Gm-C odbiornika GSM z automatycznym dostrajaniem częstotliwości
PublicationW referacie przedstawiono scalony analogowy filtr CMOS Gm-C z układem automatycznego dostrajania charakterystyk częstotliwościowych, spełniający wymagania filtru kanałowego odbiornika telefonii komórkowej GSM. Jest to w pełni różnicowy dolnoprzepustowy filtr eliptyczny 5-go rzędu, charakteryzujący się niskim poborem mocy (2,4 mW) i małą powierzchnią struktury krzemowej (0,31 mm2). Częstotliwość graniczna filtru jest dostrajana...
-
Analogowy filtr GM-C odbiornika GSM z automatycznym dostrajaniem częstotliwości
PublicationW referacie przedstawiono scalony analogowy filtr CMOS Gm-C z układem automatycznego dostrajania charakterystyk częstotliwościowych, spełniający wymagania filtru kanałowego odbiornika telefonii komórkowej GSM. Jest to w pełni różnicowy dolnoprzepustowy filtr eliptyczny 5-go rzędu, charakteryzujący się niskim poborem mocy (2,4 mW) i małą powierzchnią struktury krzemowej (0,31 mm2). Częstotliwość graniczna filtru jest dostrajana...
-
Architektury bloków wnioskowania systemów rozmytych
PublicationW pracy przedstawiono kilka różnych architektur bloków wnioskowania cyfrowych sterowników rozmytych. Architektury te zostały zaimplementowane w układach reprogramowalnych FPGA-Spartan3. Dokonano porównania tych architektur pod względem szybkości działania.
-
Brain perfusion imaging with the use of parametric modelling basing on DSC-MRI data
PublicationW pracy do estymacji parametrów perfuzji mózgu: przepływu krwi mózgowej (cerebral blood flow, CBF), objętości krwi mózgowej (cerebral blood volume, CBV) oraz średniego czasu przejścia (mean transit time, MTT) wykorzystano pomiary DSC-MRI (Dynamic Susceptibility Contrast Magnetic Resonance Imaging). W modelowaniu danych MRI zastoswoano model trzykompartmentowy. Przedstawiono i porównano dwa podejścia do identyfikacji modelu różniące...
-
Design and multi-objective optimization of combinational digital circuits using evolutionaty algorithm with multi-layer chromosomes
PublicationW artykule przedstawiono zastosowanie algorytmów ewolucyjnych z wielowarstwowymi chromosomami do projektowania i optymalizacji wielokryterialnej kombinatorycznych układów cyfrowych. Kryteriami optymalizacji były: liczba bramek, liczba tranzystorów w układzie i czas propagacji sygnałów. Proponowaną metodą zaprojektowano i optymalizowano cztery układy wzięte z literatury. Uzyskane rezultaty porównano z wynikami otrzymanymi innymi...
-
Design and optimization of IIR digital filters with non-standard characteristics using continuous ant colony optimization algorithm
PublicationW pracy przedstawiono metodę projektowania i optymalizacji stabilnych filtrów cyfrowych IIR o niestandardowych charakterystykach amplitudowych, przy zastosowaniu ''mrówkowego'' algorytmu optymalizującego ACO. W proponowanej metodzie (nazwanej ACO-IIRFD), wprowadzono dynamiczne zmiany parametrów. Dzięki tym zmianom parametrów filtru cyfrowego możliwe jest uzyskanie małych odchyłek charakterystyk między założonymi i aktualnymi....
-
Efficiency of new method of removing noisy background from the sequence of MRI scans depending on structure elements used to morphological processing
PublicationPrzedstawiono nową metodę usuwania zaszumionego tła z sekwencji skanów MRI. Każdy skan zawiera przekrój mózgu i tło, oba zaszumione. Tło należy wykluczyć z dalszej analizy. Eliminacji tła dokonano dzięki zastosowaniu opisanego algorytmu wykorzystującego podstawowe operacje morfologiczne: dylację, erozję, otwarcie i zamknięcie do uprzednio zbinaryzowanych zbiorów MRI. Zaprezentowano wyniki przetwarzania otrzymane dla różnych kształtów...
-
Evolutionary design of combinational digital circuits: state of the art, main problems, and future trends
PublicationW artykule przedstawiono stan obecny, główne problemy oraz perspektywy dotyczące ewolucyjnego projektowania kombinacyjnych układów cyfrowych. Krótko scharakteryzowano istniejące algorytmy ewolucyjnego projektowania układów kombinacyjnych oraz przedstawiono ich ogólną koncepcję. wskazano również główne problemy tych algorytmów oraz potencjalne sposoby ich eliminacji.
-
Ewolucyjne projektowanie kombinacyjnych układów cyfrowych: stan obecny, główne problemy i perspektywy
PublicationW pracy przedstawiono stan obecny, główne problemy oraz perspektywy dotyczące ewolucyjnego projektowania kombinacyjnych układów cyfrowych. Krótko scharakteryzowano istniejące algorytmy ewolucyjnego projektowania układów kombinacyjnych oraz przedstawiono ich ogólną koncepcję. Wskazano również główne problemy tych algorytmów oraz potencjalne sposoby ich eliminacji.
-
GaAs ballistic and tunneling nanodevices for terahertz electronics and medical applications
PublicationPrzy użyciu selektywnej epitaksji warstw molekularnych (MLE) wytworzono w GaAs balistyczne i tunelowe tranzystory o indukcji elektrostatycznej (SIT), z kanałami w skali 10 nm. Szacowany czas przelotu elektronów jest krótszy od 2×10-14 s. Metoda MLE została również wykorzystana do wykonania diod generacyjnych TUNNETT działających w oparciu o czas przelotu i tunelowe wstrzykiwanie elektronów. Z użyciem diod TUNNETT wygenerowano częstotliwość...
-
Hardware accelerated implementation of wavelet transform for machine vision in road traffic monitoring system
PublicationW artykule został opisany system monitorowania ruchu drogowego wykorzystujący sprzętową implementację transformacji falkowej. System został zaimplementowany za pomocą procesora zrealizowanego w technologii FPGA i małej kamery z układem konwersji analogowo-cyfrowej. System wykorzystuje transformację falkową do detekcji zatorów na skrzyżowaniach. W artykule zostały przedstawione przykładowe rezultaty rozpoznawania zatorów drogowych...
-
implementacja algorytmu stabilizacji obrazu z kamery w układzie FPGA
PublicationW systemach monitorujących ruch uliczny wykorzystywane są algorytmy wstępnego przetwarzania obrazu takie jak: filtracji, kompresji oraz stabilizacji. Algorytmom tym stawiane są następujące wymagania: praca w czasie rzeczywistym, minimalna moc pobierana ze źródła zasilania (systemy zasilane bateryjnie), zajmowanie niewielkich zasobów sprzętowych (układy FPGA czy CPLD) oraz wykonywanie jedynie podstawowych operacji arytmetycznych...
-
Małosygnałowy model tranzystora typu MAGFET
PublicationWyprowadzono małosygnałowy model tranzystora typu MAGFET pracującego jako czujnik pola magnetycznego, w którym uwzględniono wzajemne oddziaływanie napięć drenów. Wykorzystując nowoopracowany model obliczono czułość napięciową typowego układu pracy MAGFET-a na pole magnetyczne.
-
Modelowanie numeryczne nowego czujnika pola magnetycznego
PublicationW pracy przedstawiono analizę numeryczną nowego czujnika pola magnetycznego, którego struktura różni się od znanych MOS MAGFET-ów horyzontalnym, a nie pionowym podziałem drenów. Analizowano wpływ rozmiarów kanału w dwudrenowej strukturze MESFET wykonanej z GaAs na zmiany prądu drenu wywołane polem magnetycznym. Dla wybranej topologii struktury wykonano serię dwuwymiarowych symulacji zjawisk transportu nośników ładunku w kanale...
-
Możliwości zastosowania arytmetyki resztowej w systemie rozmytym
PublicationW artykule przedstawiono możliwości zastosowania arytmetyki resztowej w systemie rozmytym implementowanym w układzie reprogramowalnym FPGA. Zastosowanie arytmetyki resztowej ma na celu przyspieszenie procesu wnioskowania, a w szczególności operacji wyostrzania. W pracy tej przedstawiono także wykorzystanie techniki tablicowania do opisu zmiennych lingwistycznych (ang. look-up table).
-
Multi-core processing system for real-time image processing in embedded computer vision applications
PublicationW artykule opisano architekturę wielordzeniowego programowalnego systemu do przetwarzania obrazów w czasie rzeczywistym. Dane obrazu są przetwarzane równocześnie przez wszystkie procesory. System umożliwia niskopoziomowe przetwarzanie obrazów,np. odejmowanie tła, wykrywanie obiektów ruchomych, transformacje geometryczne, indeksowanie wykrytych obiektów, ocena ich kształtu oraz podstawowa analiza trajektorii ruchu. Ang:This paper...
-
Niskonapięciowy filtr analogowy CMOS oparty o konwerter ujemno-impedancyjny
PublicationA low-voltage 3-order low-pass CMOS filter based on the novel current inversion type negative impedance converter (CNIC) is presented. It shows a badwidth of 10 MHz at 400 uW power consumption and 2 V supply voltage when realized in a 0.35 um CMOS process.
-
Niskonapięciowy filtr analogowy CMOS wykorzystujący konwerter ujemnoimpedancyjny
PublicationA low-voltage 3-order low-pass CMOS filter based on the novel current inversion type negative impedance converter (CNIC) is presented. It shows a badwidth of 10 MHz at 400 uW power consumption and 2 V supply voltage when realized in a 0.35 um CMOS process.
-
Obrazowanie perfuzji mózgu z wykorzystaniem modelowania parametrycznego danych DSC-MRI
PublicationPomiary DSC-MRI (Dynamic Susceptibility Contrast Magnetic Resonance Imaging) zostały wykorzystane w pracy do estymacji parametrów perfuzji mózgu: przepływu krwi mózgowej (cerebral blood flow, CBF), objętości krwi mózgowej (cerebral blood volume, CBV) oraz średniego czasu przejścia (mean transit time, MTT). Zaproponowano model trzykompartmentowy. Przedstawiono i porównano dwa podejścia do identyfikacji modelu na podstawie danych...
-
Optimization of active circuits for substrate noise suppression
PublicationZakłócenia generowane przez szybkie podukłady cyfrowe w mieszanych systemach analogowo-cyfrowych realizowanych na wspólnym podłożu stają się dużym problemem. W pracy zaproponowano metodę optymalizacji aktywnych układów tłumienia zakłóceń. Zilustrowano skuteczność działania metody na wybranym układzie i uzyskano ponad 9 dB poprawę tłumienia zakłóceń na częstotliwości 1GHz w porównaniu do znanych rozwiązań.
-
Optymalizacja eksperymentu identyfikującego modele procesów biomedycznych
Publicationksiążka przedstawia wybrane metody modelowania procesów w systemach biomedycznych oraz metody optymalnej identyfikacji modeli. w rozdziale 2 zaprezentowano metodykę modelowania kinetyki substancji. omówiono kompartmentowe modelowanie struktury wewnętrznej systemu oparte na koncepcji zmiennych stanu. w rozdziale 3 przedstawiono zagadnienie optymalizacji eksperymentu biomedycznego ze szczególnym uwzględnieniem optymalizacji sygnału...
-
Optymalizacja pobudzeń dla celów identyfikacji parametrów modeli zmiennych stanu
PublicationW pracy omówiono zagadnienie optymalizacji pobudzeń dla celów identy-fikacji parametrów modeli kompartmentowych systemów farmakokine-tycznych opisanych w kategoriach zmiennych stanu. Przedstawiono pobu-dzenia optymalne zaprojektowane według kryterium A-optymalności. Zaprojektowane pobudzenia optymalne, w obrębie klasy pobudzeń o ograniczonej energii, zapewniają maksymalną osiągalną dokładność estymat parametrów. W farmakokinetyce...
-
Programmable linearized CMOS OTA for fully differential continuous-time filter design
PublicationW artykule przedstawiono metodę linearyzacji wzmacniacza wykorzystującą sprzężenie w przód. Wzmacniacz składa się z par różnicowych i referencyjnego rezystora. W wyniku uzyskano skuteczną metodę linearyzacji charakterystyk przejściowych wzmacniacza. Programowalność wartości transkonduktancji wzmacniacza realizowana jest poprzez lustro prądowe. Wykonane symulacje komputerowe SPICE z użyciem modeli dla technologii 0.35um AMS CMOS...
-
Programowalny zlinearyzowany wejściowy stopień wzmacniacza transkonduktancyjnego cmos
PublicationW artykule przedstawiono zlinearyzowany wejściowy stopień wzmacniacza transkonduktancyjnego CMOS. W jego skład wchodzi para różnicowa, prosty jednostopniowy wzmacniacz operacyjny o szerokim paśmie oraz rezystor. Elementy te pracują objęte pętlą ujemnego sprzężenia zwrotnego a linearyzacja osiągana jest przez powielenie liniowych charakterystyk rezystora. W rezultacie otrzymujemy wejściowy stopień wzmacniacza transkonduktancyjnego...
-
Programowalny zlinearyzowany wejściowy stopieńwzmacniacza transkonduktancyjnego CMOS
PublicationW artykule przedstawiono zlinearyzowany wejściowy stopień wzmacniacza transkonduktancyjnego CMOS. W jego skład wchodzi para różnicowa, prosty jednostopniowy wzmacniacz operacyjny o szerokim paśmie oraz rezystor. Elementy te pracują objęte pętlą ujemnego sprzężenia zwrotnego a linearyzacja osiągana jest przez powielenie liniowych charakterystyk rezystora. W rezultacie otrzymujemy wejściowy stopień wzmacniacza transkonduktancyjnego...
-
Programowalny zlinearyzowany wzmacniacz transkonduktancyjny CMOS
PublicationW artykule przedstawiono metodę linearyzacji wzmacniacza transkonduktancyjnego CMOS wykorzystującą sprzężenie w przód. Zaproponowany wzmacniacz składa się ze wzmacniaczy różnicowych MOS oraz rezystora służącego jako odniesienie. W rezultacie otrzymujemy efektywną metodę linearyzacji charakterystyk przejściowych wzmacniacza transkonduktancyjnego. Programowanie wartości transkonduktancji wzmacniacza realizowane jest z zastosowaniem...
-
Rezystancja rozproszona bramki tranzystora MOS w zakresie b. w. cz.
PublicationZaproponowano małosygnałowy schemat zastępczy tranzystora MOS z uwzględnieniem rezystancji rozproszonej bramki w zakresie częstotliwości radiowych i mikrofalowych. Na podstawie wyników pomiarowych dokonano identyfikacji wartości rezystancji rozproszonej. Przeprowadzono analizę rozkładu nośników nadmiarowych wzdłuż kanału tranzystora i na jej bazie podano interpretację fizyczną zależności rezystancji rozproszonej od częstotliwości...
-
Sprzętowa realizacja algorytmu przepływu optycznego w układzie FPGA
PublicationW pracy przedstawiono efektywną procedurę uproszczenia algorytmu typu optical flow (OF) oraz jego realizacje sprzętową w technologii układów FPGA. Zmodyfikowany algorytm bazuje na lokalnym dopasowaniu (korelacji) podobszarów ramki aktualnej i poprzedniej. W strukturze opracowanego algorytmu wykorzystano 1-wymiarową reprezentację podobszarów oraz zapis intensywności w kodzie Gray'a, co zmniejszyło złożoność obliczeniową przy zachowaniu...
-
Weryfikacja asynchronicznych układów cyfrowych w strukturach FPGA
PublicationW artykule przedstawione zostały podstawowe informacje dotyczące typowych klas układów asynchronicznych. Wymienione klasy zostały następnie przeanalizowane pod kątem możliwości ich implementacji w układach programowalnych FPGA. Klasa "micropipelines" omówiona została dokładniej. W tej klasie został zaimplementowany w układzie FPGA typu Virtex2 przykładowy procesor asynchroniczny realizujący listę rozkazów swojego synchronicznego...