Weryfikacja asynchronicznych układów cyfrowych w strukturach FPGA

Miron Kłosowski; Marcin Łoński

Weryfikacja asynchronicznych układów cyfrowych w strukturach FPGA

Abstrakt

W artykule przedstawione zostały podstawowe informacje dotyczące typowych klas układów asynchronicznych. Wymienione klasy zostały następnie przeanalizowane pod kątem możliwości ich implementacji w układach programowalnych FPGA. Klasa "micropipelines" omówiona została dokładniej. W tej klasie został zaimplementowany w układzie FPGA typu Virtex2 przykładowy procesor asynchroniczny realizujący listę rozkazów swojego synchronicznego odpowiednika "PicoBlaze". Właściwości implementacji asynchronicznej zostały porównane z synchronicznym odpowiednikiem. Zaprezentowane rezultaty implementacji stanowią dowód na możliwość funkcjonalnej weryfikacji układów asynchronicznych typu "micropipelines" za pomocą układów FPGA.

Autorzy (2)

Cytuj jako

Pełna treść

pełna treść publikacji nie jest dostępna w portalu

Słowa kluczowe

Informacje szczegółowe

Kategoria:: Publikacja w czasopiśmie
Typ:: artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
Opublikowano w:: Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne nr T. 16, strony 527 - 532,
ISSN: 1732-1166
Język:: polski
Rok wydania:: 2008
Opis bibliograficzny:: Kłosowski M., Łoński M.: Weryfikacja asynchronicznych układów cyfrowych w strukturach FPGA// Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne. -Vol. T. 16., (2008), s.527-532
Weryfikacja:: Politechnika Gdańska