Wyniki wyszukiwania dla: redukcja poboru mocy

• Algorytmiczne metody redukcji poboru mocy w układach CMOS

  Publikacja

  • W. Szcześniak
  • P. Szcześniak

  - Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej - Rok 2002

  W pracy przedstawiono wybrane możliwości zredukowania poboru mocy układów CMOS z wykorzystaniem dwóch algorytmów szeregowania zadań w procesie syntezy wysokiego poziomu układów cyfrowych. Zaprezentowano dwa opracowane algorytmy, a mianowicie MAREL i UNILO, dla których utworzono odpowiednie programy pozwalające uzyskać redukcję mocy projektowanych układów CMOS. Przeprowadzone badania testowe przy pomocy standardowych benchmarków...

• Ewolucyjna minimalizacja poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych

  Publikacja

  • A. Słowik
  • M. Białko

  - Rok 2006

  W artykule przedstawiono zastosowanie algorytmu ewolucyjnego do minimalizacji poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych. Przy użyciu proponowanej metody dokonano wyboru kolejności podawania na wejścia układu wektorów testowych, aby liczba przełączeń bramek wchodzących w jego skład była jak najmniejsza. Pod uwagę wzięto cztery układy wybrane z literatury. Otrzymane wyniki wskazują, że możliwe jest...

• Redukcja strat mocy w sieciowych systemach fotowoltaicznych za pomocą hybrydowych kolektorów PVT

  Publikacja

  • M. Modzelewski
  • E. Klugmann-Radziemska

  - Przegląd Elektrotechniczny - Rok 2013

  Energia promieniowania słonecznego, zaabsorbowana przez warstwy fotoaktywne systemów fotowoltaicznych (PV), podłączonych do sieci elektroenergetycznej, jest częściowo zamieniana na ciepło w skutek niepełnego procesu konwersji energii słonecznej na energię elektryczną. Na skutek znacznej pojemności cieplnej modułów PV, ciepło skumulowane jest w objętości materiału fotoabsorbera, co prowadzi do wzrostu temperatury roboczej systemu....

  Pełny tekst do pobrania w serwisie zewnętrznym

• Projekt architektury komputerowego systemu do redukcji poboru mocy cyfrowych układów VLSI CMOS

  Publikacja

  • W. Szcześniak
  • P. Szcześniak

  - Rok 2005

  W pracy przedstawiono architekturę komputerowego systemu redukcji poboru mocy w cyfrowych układach VLSI CMOS. Opisano przypadki użycia systemu, wynikający z nich podział na komponenty oraz założenia dotyczące danych wejściowych. Szczegółowo opisane zostały wszystkie komponenty wchodzące w skład systemu oraz ich zadania, a także główne cechy przedstawionej architektury, z których najważniejszą jest zapewnienie modułowej konstrukcji...

• Wyznaczanie kosztów generacji/poboru i przesyłu mocy biernej w ramach usług systemowych.

  Publikacja

  • R. Pochyluk
  • Z. Szczerba

  - Rok 2003

  Jest to kolejny z referatów prezentujących wyniki obszernej pracy badawczej obejmującej złożoną problematykę sterowania poziomami napięć i rozpływem mocy biernej w systemie elektroenergetycznym (sterowanie U i Q). W pracy zaproponowano eliminację z tzw. skrośnego finansowania jednego rodzaju usług systemowych przez inny rodzaj. Konsekwentna wycena świadczonych usług i ich rozliczanie w ramach działań rynków usług systemowych będzie...

• Porównanie wybranych algorytmów systemu APR dla potrzeb redukcji poboru mocy cyfrowych układów CMOS

  Publikacja

  • W. Szcześniak
  • D. Raczko
  • P. Szcześniak

  - Rok 2007

  Praca dotyczy porównania czterech wybranych algorytmów wchodzacych w skład systemu APR (ang. Adaptive Power Reduction). Przeprowadzono weryfikację zmodyfikowanych heurystycznych algorytmów IIOI, UNILO i MAREL oraz nowego algorytmu hybrydowego (HSA) dla potrzeb syntezy wysokiego poziomu (HLS od ang. High Level Synthesis) z redukcją poboru mocy układów cyfrowych CMOS. Pozwalają one na zwiększenie poziomu redukcji mocy rozpraszanej...

• Porównanie wybranych algorytmów szeregowania zadań dla potrzeb redukcji poboru mocy cyfrowych układów CMOS.

  Publikacja

  • W. Szcześniak
  • Ł. Włodarczyk
  • P. Szcześniak
  • M. Piechówka

  - Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej - Rok 2006

  Szeregowanie zadań stosowane dla potrzeb redukcji poboru mocy cyfrowych układów CMOS prowadzi do problemów NP trudnych. Stąd też brakuje analitycznych algorytmów gwarantu-jących uzyskanie optymalnego rozwiązania w akceptowalnym czasie. Praca prezentuje porównanie jakości rozwiązań wyznaczonych heurystycznymi algorytmami szeregowania zadań stosowanych na etapie syntezy wysokiego poziomu cyfrowych układów CMOS, które zostały uzyskane...

• Formalizm i metody szeregowania zadań dla potrzeb redukcji poboru mocy cyfrowych układów CMOS

  Publikacja

  • K. Giaro
  • W. Szcześniak

  - Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej - Rok 2006

  W pracy przedstawiono związki pomiędzy modelami formalnymi stosowanymi w klasycznym szeregowaniu zadań a metodami wykorzystywanymi w syntezie wysokiego poziomu układów cyfrowych CMOS. Zagadnienia optymalizacyjne pojawiające się w obu tych problemach mogą być w pewnym sensie transformowalne. Pozwala to na przenoszenie wybranych metod rozwiązań z jednego problemu do drugiego.

• Grzegorz Lentka dr hab. inż.

  Osoby

  Wydział Elektroniki, Telekomunikacji i Informatyki, Katedra Metrologii i Optoelektroniki

  Grzegorz Lentka uzyskał tytuł magistra inżyniera w roku 1996 na Wydziale Elektroniki, Telekomunikacji i Informatyki Politechniki Gdańskiej w zakresie systemów pomiarowych. Stopień doktora nauk technicznych uzyskał w roku 2003, a doktora habilitowanego w 2014. Obecnie zatrudniony jest w Katedrze Metrologii i Optoelektroniki na stanowisku profesora PG. W ramach prowadzonej dydaktyki zajmuje się zagadnieniami związanymi z interfejsami...

• The measurement of input power of power supply in network disturbed by low frequency distortions

  Publikacja

  • S. Galla
  • A. Szewczyk

  - Przegląd Elektrotechniczny - Rok 2016

  In the paper authors present results of observation of input power changes versus harmonics amplitude in supply voltage of low-power power supply device. In the study, the electrical measurements supported with thermal imaging were used. The input circuit elements of studied device responsible for input power increase are pointed

  Pełny tekst do pobrania w portalu