Wyszukiwarka
Filtry
wszystkich: 6
Wyniki wyszukiwania dla: JTAG
-
<title>JTAG test system for RPC muon trigger in the CMS experiment</title>
Publikacja -
Metody i algorytmy testowania obwodów drukowanych z wykorzystaniem standardu IEEE 1149.1 JTAG
PublikacjaW artykule przedstawiono metody i algorytmy wykorzystywane do testowania defektów montażowych płytek drukowanych. Przedstawiono sposób komunikacji z układami scalonymi z interfejsem IEEE 1149.1 popularnie znanym jako JTAG, (ang. Joint Test Access Group). Opisano bloki sprzętowe zdefiniowane z standardzie JTAG, opis BSDL układów scalonych, sposób przeprowadzania testu oraz techniki generacji wektorów testowych.
-
Using an IEEE1149.1 Test Bus for Fault Diagnosis of Analog Parts of Electronic Embedded Systems
PublikacjaThe new solution of a BIST called the JTAG BIST for self-testing of analog parts of electronic embedded systems is presented in the paper. The JTAG BIST consists of the BCT8244A and SCANSTA476 integrated circuits of Texas Instruments controlled via the IEEE 1149.1 bus. The BCT8244A is a scan test device with octal buffers, and the SCANSTA476 is a 12-bit ADC with 8 analog input channels. Self-testing approach is based on the fault...
-
Diagnostyka analogowych filtrów wielosekcyjnych oparta na magistrali testującej IEEE1149.1
PublikacjaPrzedstawiono nową koncepcję testera JTAG BIST do samo-testowania torów analogowych opartych na wielosekcyjnych filtrach wyższego rzędu w mieszanych sygnałowo mikrosystemach elektronicznych sterowanych mikrokontrolerami i wyposażonych w magistralę testującą IEEE1149.1 (JTAG). Bazuje ona na metodzie diagnostycznej opartej na przekształce-niu transformującym próbki odpowiedzi czasowych kolejnych sekcji filtra pobudzonego impulsem...
-
A testing method of analog parts of mixed-signal electronic systems equipped with the IEEE1149.1 test bus
PublikacjaA new solution of the JTAG BIST for testing analog circuits in mixed-signal electronic microsystems controlled by microcontrollers and equipped with the IEEE1149.1 bus is presented. It is based on a new fault diagnosis method in which an analog circuit is stimulated by a buffered signal from the TMS line, and the time response of the circuit to this signal is sampled by the ADC equipped with the JTAG. The method can be used for...
-
Ćwiczenie laboratoryjne - kontroler magistrali IEEE 1149.1. 2003.
Publikacja.