Search
Department of Microelectronic Systems
Publications
Filters
total: 747
Catalog Publications
Year 2007
-
COMPARISON OF SOFTWARE AND HARDWARE REALIZATION OF AES CRYPTOGRAPHIC ALGORITHM
PublicationIn this paper hardware and software realization of direct and inverse AES cryptographic algorithm is presented. Both implementations were made using the Virtex-II FPGA and were practically tested. As the criteria of comparison, the resource utilization, achieved performance and power dissipation were chosen. Hardware realization increases throughput of conversion about 190 times over software implementation and decreases the energy...
-
Design of IIR digital filters with non-standard characteristics using differential evolution algorithm
PublicationW artykule przedstawiono zastosowanie algorytmu ewolucji różnicowej do projektowania filtrów cyfrowych o niestandardowych charakterystykach. Przy użyciu tego algorytmu zaprojektowano trzy filtry z charakterystykami amplitudowymi: liniowo narastającą, liniowo opadającą i nieliniowo narastającą. Filtry uzyskane tą metodą są stabilne i ich charakterystykispełniają wszystkie założenia projektowe.
-
Dwuwymiarowy obraz zjawisk w tranzystorze MOS - badania numeryczne
PublicationZaprezentowano wyniki badań numerycznych, z których wynika, że w tranzystorze MOS występuje zjawisko łagodnego odrywania się kanału i zjawisko powiększania grubości kanału. Obydwa zjawiska można uwzględnić w quasi-dwuwymiarowym modelowaniu pracy tranzystora polowego, dzięki czemu można opracowywać dokładniejsze modele analityczne takiego przyrządu półprzewodnikowego.
-
Horizontally-split-drain MAGFET - a highly sensitive magnetic field sensor
PublicationWe propose a novel magnetic field sensitive semiconductor device, viz., Horizontally-Split-Drain Magnetic-Field Sensitive Field-Effect Transistor (HSDMAGFET) which can be used to measure or detect steady or variable magnetic fields. Operating principle of the transistor is based on one of the galvanomagnetic phenomena and a Gradual Channel Detachment Effect (GCDE) and is very similar to that of Popovic and Baltes's SDMAGFET. The...
-
Implementacja cyfrowego równoległego systemu rozmytego w układzie FPGA
PublicationW artykule przedstawiono praktyczną implementację cyfrowego równoległego systemu rozmytego w układzie FPGA. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowującej reguły. W proponowanym systemie proces wnioskowania przebiega równolegle dla aktywowanych reguł.
-
Implementacja cyfrowego systemu rozmytego w układzie FPGA
PublicationW artykule przedstawiono praktyczną implementację cyfrowego systemu rozmytego w układzie FPGA. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowujacej reguły. Wykorzystana technika adresowania znacznie przyspiesza proces obliczeń w porównaniu do szeregowego przetwarzania reguł.
-
Implementacja cyfrowego systemu rozmytego z dwukanałowym blokiem wnioskowania w układzie FPGA
PublicationW artykule przedstawiono praktyczną implementację cyfrowego systemu rozmytego z dwukanałowym blokiem wnioskowania w układzie FPGA. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowującej reguły. Wykorzystanie techniki adresowania, a także równoległego wnioskowania znacznie przyspiesza proces obliczeń.
-
Kompresja wartości chwilowej sygnału - nowe podejście w analogowym przetwarzaniu sygnałów
PublicationObecnie, w elektronice występuje silny trend w kierunku obniżenia napięć zasilania urządzeń. Jest to wymuszone tym, iż wiele z tych urządzeń jest przenośnych i zasilanych bateryjnie, na przykład telefony komórkowe. Aby efektywnie wydłużyć czas pracy baterii, pobór mocy urządzenia musi zostać obniżony. Jakkolwiek, niskie napięcie zasilania powoduje znaczne utrudnienia w przetwarzaniu sygnałów analogowych. Amplitudy przetwarzanych...
-
Komputerowa weryfikacja układów cyfrowych CMOS utworzonych z podukładów zasilanych ze źródeł o różnych wartościach napięcia
PublicationW pracy zaprezentowano wyniki komputerowej weryfikacji cyfrowego układu CMOS utworzonego z klastrów, z których każdy jest zasilany odpowiednio malejącymi wartościami napięć. Zbiór klastrów został utworzony przy pomocy algorytmu ECA (Evolutionary Clustering Algorithm) dla potrzeb redukcji mocy pobieranej ze źródła zasilającego. Otrzymane rozwiązanie, charakteryzujące się zmniejszeniem zapotrzebowania na moc, nie powoduje pogorszenia...
-
Magnetic field microsensor based on GaAs MESFET
PublicationA novel concept of the drain separation design in a horizontally-split-drain GaAs MAGFET sensor, based on epitaxial layer growth, was developed. Proper choice of GaAs/AlAs/GaAs epitaxial layer sequence provided good electrical isolation between the drain regions. The measured leakage current between the drain regions was in the range of nA for up to 2V drain voltage bias difference. Performed analytical and numerical calculations...
-
MEMS based voice message system for elevators
PublicationW artykule przedstawiono implementację systemu głosowych komunikatów w windach. Prezentowany system posiada unikalną cechę polegającą na tym, że do działania nie potrzebuje połączenia z systemem sterującym windy. Zasilany z baterii lub akumulatorów może być zamontowany w ścianie windy, wymaga tylko prostej kalibracji. System oparty jest na akcelerometrach MEMS dokonujących pomiaru przeciążeń w kabinie windy. W artykule przedstawiono...
-
Metody sprzętowej implementacji kryptografii odpornej na kryptoanalizę
PublicationW pracy zaprezentowano problematykę kryptoanalizy implementacji sprzętowych bazującej na informacji z kanału bocznego. Opisano rodzaje ataków pasywnych ze szczególnym uwzględnieniem analizy czasowej i analizy poboru mocy. Przedstawiono podstawowe metody zapobiegania atakom. Zaproponowano metodę projektowania wykorzystującą wyrównywanie mocy w asynchronicznych układach kombinacyjnych oraz w układach synchronicznych. Dokonano implementacji...
-
Optymalizacja sygnału testującego dla potrzeb identyfikacji modeli procesów biologicznych i medycznych
PublicationRozprawa poświęcona jest optymalizacji sygnału testującego dla celów identyfikacji modeli procesów biologicznych i medycznych. Zagadnienie to zawiera się w szerszym zagadnieniu optymalizacji eksperymentu, polegającym na poszukiwaniu tej wartości wybranej zmiennej eksperymentu (w rozprawie jest to sygnał testujący), która zapewni maksimum obranego kryterium optymalności. Optymalizacja eksperymentu jest szczególnie istotna w zastosowaniach...
-
Porównanie właściwości układów tłumienia zakłóceń podłożowych
PublicationOmówiono wybrane metody redukcji zakłóceń w systemach mikroelektronicznych ze szczególnym uwzględnieniem układów aktywnych. Zaproponowano wtórnik przeciwsobny do tłumienia zakłóceń podłożowych, dzięki czemu uzyskano lepsze tłumienie zakłóceń na wysokich częstotliwościach w porównaniu do układów klasycznych.
-
Projektowanie filtrów cyfrowych IIR o nietypowych charakterystykach przy użyciu algorytmu ewolucji różnicowej
PublicationW artykule przedstawiono zastosowanie algorytmu ewolucji różnicowej do projektowania filtrów cyfrowych o nietypowych charakterystykach amplitudowych. Przy użyciu proponowanej metody zaprojektowano trzy filtry o charakterystykach: liniowo narastającej, liniowo opadającej oraz nieliniowo narastającej. Opisane tą metodą filtry są stabilne a ich charakterystyki amplitudowe spełniają wszystkie założenia projektowe.
-
Projektowanie filtrów OTA C z kompresją wartości chwilowej przetwarzanych sygnałów
PublicationW referacie omówiono podstawowe zagadnienia związane z projektowaniem i realizacją w technologii CMOS filtrów analogowych OTA C z kompresją wartości chwilowej typu pierwiastek kwadratowy (ang. square root domain filters). Przedstawiono również wyniki pomiarów wykonanego w technologii CMOS 0.35mm (AMS) scalonego filtru 6 go rzędu z kompresją typu pierwiastek kwadratowy.
-
Realizacja scalonego filtru kanałowego CMOS do wielosystemowego odbiornika telefonii bezprzewodowej
PublicationW pracy przedstawiono projekt i realizację fizyczną scalonego filtru kanałowego przeznaczonego do wielosystemowego odbiornika telefonii bezprzewodowej. Przedstawiony filtr aktywny wykonano w technice RC w technologii 0,35 um CMOS
-
Realizacja scalonego filtru kanałowego CMOS do wielosystemowego odbiornika telefonii bezprzewodowej
PublicationW pracy przedstawiono projekt i realizację fizyczną i wyniki pomiarowe scalonego filtru kanałowego wielosystemowego odbiornika telefonii bezprzewodowej. Przedstawiony filtr aktywny wykonano w technice RC w technologii 0,35 um CMOS
-
Scalony analogowy filtr kanałowy CMOS wielosystemowego odbiornika komunikacji bezprzewodowej
PublicationNa przestrzeni ostatnich lat powstało wiele nowych standardów komunikacji bezprzewodowej, co prowadzi do zwiększonego zapotrzebowania na urządzenia wielosystemowe. Konieczność zmniejszenia kosztów produkcji, obniżenia pobieranej mocy i zmniejszenia rozmiarów tych urządzeń zmusza do poszukiwania nowych rozwiązań układowych. Jednym z ważniejszych bloków toru odbiornika telefonii bezprzewodowej jest dolnoprzepustowy filtr kanałowy....
-
Sprzętowa realizacja rozmytego sterownika elektrycznego wózka inwalidzkiego
PublicationW artykule przedstawiono cyfrowy system rozmyty przeznaczony do sterowania wózkiem inwalidzkim. w tym celu opracowano dedykowaną architekturę systemu, którą następnie zasymulowano w układzie reprogramowalnym FPGA. Przedstawiono wejściowe i wyjściowe zmienne lingwistyczne oraz ich funkcje przynależności, na podstawie których opracowano bazę reguł rozmytych. Proponowany rozmyty system współracuje z elektrycznymi silnikami napędowymi...
-
Stałoprądowy model tranzystora typu HSD MAGFET
PublicationZaproponowano stałoprądowy model dwudrenowego tranzystora polowego typu HSD MAGFET, wykorzystywanego jako czujnik pola magnetycznego o dużej czułości na zmiany pola magnetycznego i dużej geometrycznej rozdzielczości pomiarowej. Zaprezentowany model odzwierciedla zjawisko podziału prądu płynącego w kanale tranzystora na prądy drenów i uwzględnia wzajemne oddziaływanie napięć drenów VDS1 i VDS2 na prady drenów ID1 i ID2 poprzez wprowadzenie...
-
Supply current spectrum estimation of digital cores at early design
PublicationPrzedstawiono nową aproksymacyjną metodę obliczania widma prądu zasilania układów cyfrowych. Metoda oparta jest na charakterystyce impulsów prądowych w kategoriach ich czasu narastania, opadania i długości impulsu. Górną granicę widma (obwiednię) można obliczyć posługując się gęstością prawdopodobieństwa zmian stanu sygnałów w węzłach układu cyfrowego. W odróżnieniu od znanych metod, metoda proponowana wykorzystuje ograniczoną...
-
Właściwości sterowników przetwornic dc-dc opartych na algorytmach splotowych
PublicationW pracy przedstawiono wybrane problemy projektowania cyfrowych sterowników przetwornic impulsowych. Szczególny nacisk położono na syntezę umożliwiającą implementację sprzętową kontrolerów w oparciu o tanie technologie CMOS charakteryzujące się znacznymi ograniczeniami na szybkość działania bloków funkcjonalnych. Zaprezentowano symulacje porównawcze właściwości klasycznych korektorów cyfrowych uzyskanych na podstawie prototypu analogowego...
-
Wydobywanie informacji diagnostycznej w obrazowaniu mózgu techniką MRI przy wykorzystaniu identyfikacji parametrycznej
PublicationDane MRI wykorzystano w pracy do oceny perfuzji tkanek mózgowych. Obrazowanie perfuzji z wykorzystaniem pomiarów MRI jest szeroko stosowane w praktyce klinicznej do diagnozowania guzów, demencji, choroby Alzheimera i innych. W modelowania danych MRI wykorzystano parametryczny model trzykompartmentowy. Parametry modelu estymowane są na podstawie danych eksperymentalnych: sygnału mierzonego w tętnicy mózgowej oraz sygnału mierzonego...
-
Zastosowanie algorytmu ewolucyjnego do trenowania jednokierunkowych płaskich sztucznych sieci neuronowych
PublicationW artykule przedstawiono zastosowanie algorytmu ewolucyjnego do trenowania jednokierunkowych, płaskich, sztucznych sieci neuronowych. Przy użyciu proponowanej metody wytrenowano trzy sieci neuronowe do klasyfikacji problemu parity-3, parity-4 oraz parity-5. Otrzymane wyniki porównano z wynikami uzyskanymi przy użyciu metody wstecznej propagacji błędu ze wględu na liczbę iteracji potrzebną do wytrenowania danej sieci oraz ze względu...
-
Zastosowanie kompresji wartości chwilowej w analogowym przetwarzaniu sygnałów
PublicationKompresja wartości chwilowej sygnału jest metodą alternatywną w stosunku do klasycznej kompresji obwiedni. W referacie omówiono podstawowe zagadnienia związane z projektowaniem i realizacją w technologii CMOS filtrów analogowych z kompresją wartości chwilowej typu pierwiastek kwadratowy. Przedstawiono również wyniki pomiarów wykonanego w technologii CMOS 0.35mm scalonego filtru 6 go rzędu z kompresją typu pierwiastek kwadratowy.
-
Zastosowanie metody podziału i ograniczeń w wielokryterialnym problemie podziału hw/sw do implementacji algorytmów kryptograficznych
PublicationW niniejszej pracy przedstawiono zastosowanie metody podziału i ograniczeń B&B (ang. Branch and Bound) do problemu podziału funkcjonalności między sprzęt i oprogramowanie. Metoda B&B daje rozwiązanie optymalne, ma jednak wykładniczą złożoność obliczeniową. Przyspieszenie uzyskiwane jest na drodze eliminacji nierokujących gałęzi w przestrzeni poszukiwań, a jej kluczowym elementem jest definicja funkcji ograniczenia dolnego. W niniejszej...
Year 2006
-
Cyfrowa architektura systemu rozmytego
PublicationW artykule przedstawiono architekturę cyfrowego systemu rozmytego. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowującej reguły. Wykorzystana technika adresowania znacznie przyspiesza proces obliczeń w porównaniu do szeregowego przetwarzania reguł. Dodatkowo mozliwe jest wykorzystanie w systemie zbiorów rozmytych o różnej szerokości podstaw, a także różnych kształtach funkcji...
-
Evolutionary design and optimization of combinational digital circuits with respect to transistor count.
PublicationW artykule przedstawiono możliwość wykorzystania algorytmu ewolucyjnego do projektowania i optymalizacji cyfrowych układów kombinacyjnych w odniesieniu do liczby tranzystorów. Zastosowano chromosomy o budowie wielowarstwowej zwiększające wydajność algorytmu. Zaprojektowano, wykorzystując zaproponowaną metodę, cztery układy kombinacyjne o tabelach logicznych wybranych z literatury. Uzyskane wyniki są w wielu przypadkach lepsze...
-
Evolutionary optimization of combinational digital circuits with current-mode gates with respect to transistor count
PublicationW artykule przedstawiono metodę ewolucyjnej minimalizacji liczby tranzystorów w cyfrowym układzie kombinacyjnym, zrealizownaym z wykorzystaniem bramek pracujących w trybie prądowym. W zastosowanym algorytmie ewolucyjnym zastosowano chromosomy o budowie wielowarstwowej, przez co zwiększono wydajność optymalizacji. Wyniki otrzymane z wykorzystaniem proponowanej metody zostały porównane z rezultatami osiągniętymi za pomocą map Karnough...
-
Ewolucyjna minimalizacja poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych
PublicationW artykule przedstawiono zastosowanie algorytmu ewolucyjnego do minimalizacji poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych. Przy użyciu proponowanej metody dokonano wyboru kolejności podawania na wejścia układu wektorów testowych, aby liczba przełączeń bramek wchodzących w jego skład była jak najmniejsza. Pod uwagę wzięto cztery układy wybrane z literatury. Otrzymane wyniki wskazują, że możliwe jest...
-
General Active-RC filter model for computer-aided design
PublicationW pracy przedstawiono ogólną topologię filtru aktywnego RC czasu ciągłego. Proponowany model umożliwia zunifikowaną analizę wszystkich możliwych realizacji układowych filtrów aktywnych RC jako szczególnych przypadków danej struktury ogólnej. Poprawność modelu teoretycznego została zweryfikowana poprzez symulacje w programie SPICE.
-
Network on Chip implementation using FPGAs resources
PublicationW artykule przedstawiono implementację sieci typu ''Network on Chip'' w układach FPGA. Sieci typu ''Network on Chip'' stały się bardzo interesującym i obiecującym rozwiązaniem dla systemów typu ''System on Chip'' które charakteryzują się intensywną komunikacją wewnętrzną. Ze względu na inne paradygmaty projektowania nie ma obecnie dostępnych efektywnych platform do budowy prototypów sieci typu ''Network on Chip'' i ich weryfikacji....
-
Noise modeling of static CMOS gates for low-noise circuit synthesis
PublicationW artykule przedstawiono efektywną metodę modelowania widma szumu napięcia zasilającego generowanego przez statyczne bramki cyfrowe CMOS. Metoda modelowania uwzględnia krótkie impulsy prądowe powstające w czasie przełączania bramek i pozwala oszacować górne limity widma szumu napięcia zasilającego co umożliwia niskoszumową syntezę układów cyfrowych.
-
Optimal inputs in pharmacokinetics model's identification
PublicationW pracy przedstawiono zagadnienie optymalizacji pobudzeń dla identyfikacji parametrycznej kompartmentowych modeli zmiennych stanu SISO systemów farmakokinetycznych. Zaimplementowano kryterium w postaci śladu macierzy informacyjnej Fishera (kryterium czułościowe). Rozważono klasę pobudzeń dopuszczalnych o ograniczonej energii, gdyż w przypadku wielu leków zbyt szybkie ich podawanie wiąże się z występowaniem skutków ubocznych. Zadanie...
-
Projektowanie niskonapięciowych filtrów analogowych CMOS z kompresją przetwarzanych sygnałów
Publication -
Sprzętowa i programowa realizacja algorytmu szyfrującego AES = Hardware and software implementation of AES algorithm
PublicationW artykule przedstawiono sprzętową i programową realizację algorytmu szyfrującego i deszyfrującego AES. Obydwie implementacje zostały zrealizowane z wykorzystaniem platformy Virtex-II i praktycznie zweryfikowane. Jako kryteria do porównania wybrano: zużycie zasobów, przepustowość i zużycie mocy. Wersja sprzętowa charakteryzuje się 190-krotnie większą przepustowością, 80-krotnie mniejszym zużyciem energii na przetworzenie jednego...
-
Stałoprądowy model tranzystora mos dla zakresu przed- i nadprogowego
PublicationZaprezentowano spójny fizycznie, stałoprądowy, jednosekcyjny model opisujący pracę tranzystora MOS zarówno w zakresie przed- i nadprogowym, jak również w zakresie liniowym (triodowym) i nasycenia (pentodowym). Przedstawiono założenia modelu fizycznego w przestrzeni 2-D i jego transformację do modelu quasi-dwuwymiarowego praz zademonstrowano wyniki weryfikacji eksperymentalnej modelu. Model spełnia warunek symetrii Gummel'a
-
Sterowane elektrycznie pojemności stosowane w mikroelektronice
PublicationPraca prezentuje aktualny stan wiedzy o stosowanych w mikroelektronice elektrycznie sterowanych zmiennych pojemnościach. Omawiana jest budowa i podstawowe charakterystyki trzech rodzajów takich pojemności: diodowych (złączowych), MEMS i BST na podstawie przeglądu publikacji naukowych z lat 1964-2004.
-
Techniki sterowania krokiem obliczeń w analizach UIPM
PublicationPrzedstawiono uniwersalną technikę sterowania krokiem obliczeń w analizach UIPM. Bazuje ona na znanym cyklu sterowania kluczamioraz o LBO algorytmu dyskretyzacji układu. Proponowana metoda radykalnie redukuje ilość operacji numerycznych co powoduje skrócenie czasu obliczeń. Jak się wydaje proponowana metoda może stanowić uniwersalne narzędzie sterowania krokiem obliczeń w analizach układów kluczowanych. Rozważania zilustrowano...
-
XLVII-lecie pracy naukowo-dydaktycznej profesora Rromualda Zielonko
PublicationPrzedstawiono biografię naukową oraz przegląd dorobku dydaktycznego i organizacyjnego Profesora Romualda Zielonko, profesora zwyczajnego, byłego Prodziekana ds. Naukowych, aktualnie Kierownika Katedry Metrologii i Systemów Elektronicznych, którego cała działalność zawodowa związana jest z Wydziałem Elektroniki, Telekomunikacji i Informatyki Politechniki Gdańskiej.
-
Zastosowanie algorytmów splotowych w syntezie cyfrowych sterowników przetwornic impulsowych
PublicationW pracy przedstawiono koncepcję zastosowania rekursywnych algorytmów splotowych do dyskretyzacji transmitancji małosygnałowych przetwornic impulsowych jako efektywną metodę syntezy korektorów wchodzących w skłąd sterowników cyfrowych. Użycie proponowanych metod dyskretyzacji zapewnia zachowanie stabilności wzorców analogowych jak również umożliwia osiągnięcie wysokiej dokładności aproksymacji, która może być dowolnie podwyższana...
Year 2005
-
Hardware cryptography coprocessor for system on chip soft processor
PublicationW artykule przedstawiono realizację sprzętową i programową szyfrującejo i deszyfrującego algorytmu AES.Obydwie implementacje zostały zralizowane z wykorzystaniem układu Virtex II i przetestowane. Jako kryterium porónawcze wybrano zużycie zasobów układu oraz wydajność. Realizacja sprzętowa wykonuje operację szyfrowania 2 dekady szybcie niż wersja programowa, ale wymaga pięciokrotnie więcej zasobówIn this paper hardware and software...
-
Implementation of AES cryptography alghoritm in FPGA
PublicationW artykule przedstawiono porównanie dwóch realizacji algorytmu kryptograficznego AES w układzie programowalnym FPGA. W pierwszej wersji zrealizowano algorytm prosty i odwrotny łącznie z modułami sprzętowej realizacji rozwijania klucza. W drugiej wersji klucze są rozwijane programowo poprzez wbudowany procesor. Obie realizacje zostały przetestowane praktycznie na płytce prototypowej. Przedstawiono osiągnięte przepustowości jak również...
-
New trim configurations for laser trimmed thick-film resistors - theoretical analysis, numerical simulation and experimential verification
PublicationW pracy przedstawiono nowe podejście do korekcji rezystorów warstwowych polegające na wytwarzaniu dodatkowego kontaktu w celu rozszerzenia zakresu korekcji i uproszczenia projektowania. Ponadto zaprezentowano nową szybką metodę wyznaczania charakterystyk korekcyjnych a także weryfikację eksperymentalną. Przedstawiono wyniki w postaci zakresów korekcji i względnych przyrostów rezystancji w funkcji kształtu dodatkowego kontaktu oraz...
-
Substrate noise modeling in early floorplanning of MS-SOCs.
PublicationW pracy zaproponowano model częstotliwościowy bloków analogowych wrażliwych na zakłócenia oraz bloków cyfrowych generujących zakłócenia w systemach mieszanych realizowanych na wspólnym podłożu krzemowym. Zaproponowane modele zostały wykorzystane w oprogramowaniu optymalizującym rozmieszczenie bloków funkcjonalnych na struktórze krzemowej. Dzieki użyciu procedur optymalizacyjnych uzyskano znaczącą redukcje poziomu zakłóceń przy...
Year 2004
-
Substrate noise-aware floorplanning for mixed-signal SOCs.
PublicationOpisano nową metodę projektowania systemów na chipie z uwzglednieniem minimalizacji szumu podłożowego. Optymalizacje rozmieszczenia bloków układowych na chipie uzyskuje się dzieki wykorzystaniu algorytmu ewolucyjnego minimalizującego funkcję celu uwzględniającą poziom szumu podłożowego.
Year 2003
-
3.3V CMOS differential pair transconductor with active error feedback.
PublicationW pracy opisano nową koncepcję układową różnicowego wzmacniacza transkonduktancyjnego CMOS z aktywnym ujemnym sprzężeniem zwrotnym błędu przeznaczonego do pracy z napięciem zasilania 3.3V. Przeprowadzono badania symulacyjne z wykorzystaniem pakietu SPICE oraz pokazano przykładową implementację układu dolnoprzepustowego filtru Gm-C rzędu czwartego w aproksymacji Butterwortha.
-
A general approach to continuous time Gm-C filters.
PublicationW pracy zaproponowano ogólną strukturę filtrów Gm-C z odpowiednim opisem macierzowym. W odniesieniu do tej struktury podano formuły analizy wrażliwościowej dla dowolnego filtru Gm-C czasu ciągłego. Analiza oparta na opisie macierzowym była wykorzystana również do porównania właściwości filtrów Gm-Ctrybu napięciowego i prądowego. Zdefiniowano dwie kanoniczne transformacje dla klasy filtrów zmiennych stanu.
-
Algebraic model of continuous time Gm-LC filters and applications.
PublicationW pracy zaprezentowano model algebraiczny filtrów Gm-LC czasu ciągłego i jego wybrane zastosowania. Zaproponowany model obejmuje struktury pracujące zarówno w trybie napięciowym jak i prądowym. Użyteczność opracowanego modelu potwierdzono na przykładzie syntezy eliptycznego filtru Gm-LC rzędu nieparzystego.