Search
Filters
total: 45
filtered: 27
Search results for: SYMULACJA UKŁADÓW CMOS I BICMOS
-
Metody redukcji zakłóceń w układach mikroelektronicznych
PublicationW pracy zaprezentowano zagadnienia dotyczące redukcji zakłóceń w układach scalonych wykonywanych w technologii CMOS i BiCMOS. Przedstawiono mechanizmy generacji zakłóceń, ich propagacji i oddziaływania na komponenty składowe systemów mikroelektronicznych wykonywanych w formie jednego układu scalonego. Zwrócono uwagę, że głównymi dragami rozprzestrzeniania się zakłóceń w strukturze układu scalonego są globalne sieci zasilające oraz...
-
Wpływ sprzężenia podłożowego na jakość pracy układów scalonych CMOS.
PublicationPraca dotyczy badania efektów sprzężenia podłożowego w układach scalonych CMOS. W oparciu o wyniki symulacji dwóch układów scalonych uzasadniono konieczność uwzględnienia modelu sprzężenia przez podłoże w procesie projektowym oraz konieczność i sposób przeprojektowania układów w celu zapewnienia ich poprawnej pracy.
-
Porównanie wybranych algorytmów szeregowania zadań dla potrzeb redukcji poboru mocy cyfrowych układów CMOS.
PublicationSzeregowanie zadań stosowane dla potrzeb redukcji poboru mocy cyfrowych układów CMOS prowadzi do problemów NP trudnych. Stąd też brakuje analitycznych algorytmów gwarantu-jących uzyskanie optymalnego rozwiązania w akceptowalnym czasie. Praca prezentuje porównanie jakości rozwiązań wyznaczonych heurystycznymi algorytmami szeregowania zadań stosowanych na etapie syntezy wysokiego poziomu cyfrowych układów CMOS, które zostały uzyskane...
-
Formalizm i metody szeregowania zadań dla potrzeb redukcji poboru mocy cyfrowych układów CMOS
PublicationW pracy przedstawiono związki pomiędzy modelami formalnymi stosowanymi w klasycznym szeregowaniu zadań a metodami wykorzystywanymi w syntezie wysokiego poziomu układów cyfrowych CMOS. Zagadnienia optymalizacyjne pojawiające się w obu tych problemach mogą być w pewnym sensie transformowalne. Pozwala to na przenoszenie wybranych metod rozwiązań z jednego problemu do drugiego.
-
Porównanie wybranych algorytmów systemu APR dla potrzeb redukcji poboru mocy cyfrowych układów CMOS
PublicationPraca dotyczy porównania czterech wybranych algorytmów wchodzacych w skład systemu APR (ang. Adaptive Power Reduction). Przeprowadzono weryfikację zmodyfikowanych heurystycznych algorytmów IIOI, UNILO i MAREL oraz nowego algorytmu hybrydowego (HSA) dla potrzeb syntezy wysokiego poziomu (HLS od ang. High Level Synthesis) z redukcją poboru mocy układów cyfrowych CMOS. Pozwalają one na zwiększenie poziomu redukcji mocy rozpraszanej...
-
Projekt architektury komputerowego systemu do redukcji poboru mocy cyfrowych układów VLSI CMOS
PublicationW pracy przedstawiono architekturę komputerowego systemu redukcji poboru mocy w cyfrowych układach VLSI CMOS. Opisano przypadki użycia systemu, wynikający z nich podział na komponenty oraz założenia dotyczące danych wejściowych. Szczegółowo opisane zostały wszystkie komponenty wchodzące w skład systemu oraz ich zadania, a także główne cechy przedstawionej architektury, z których najważniejszą jest zapewnienie modułowej konstrukcji...
-
Komputerowa weryfikacja układów cyfrowych CMOS utworzonych z podukładów zasilanych ze źródeł o różnych wartościach napięcia
PublicationW pracy zaprezentowano wyniki komputerowej weryfikacji cyfrowego układu CMOS utworzonego z klastrów, z których każdy jest zasilany odpowiednio malejącymi wartościami napięć. Zbiór klastrów został utworzony przy pomocy algorytmu ECA (Evolutionary Clustering Algorithm) dla potrzeb redukcji mocy pobieranej ze źródła zasilającego. Otrzymane rozwiązanie, charakteryzujące się zmniejszeniem zapotrzebowania na moc, nie powoduje pogorszenia...
-
Algorytmiczne metody redukcji poboru mocy w układach CMOS
PublicationW pracy przedstawiono wybrane możliwości zredukowania poboru mocy układów CMOS z wykorzystaniem dwóch algorytmów szeregowania zadań w procesie syntezy wysokiego poziomu układów cyfrowych. Zaprezentowano dwa opracowane algorytmy, a mianowicie MAREL i UNILO, dla których utworzono odpowiednie programy pozwalające uzyskać redukcję mocy projektowanych układów CMOS. Przeprowadzone badania testowe przy pomocy standardowych benchmarków...
-
Reducing average and peak temperatures of VLSI CMOS circuits by means of evolutionary algorithm applied to high level synthesis.
PublicationW pracy przedstawiono adaptacyjny algorytm ewolucyjny zastosowany do syntezy wysokiego poziomu układów cyfrowych CMOS w celu zredukowania pobieranej przez nie mocy. Prowadzi to do redukcji szczytowej i średniej temperatury układu scalonego. Dzięki temu uzyskuje się wzrost niezawodności projektowanych układów scalonych.
-
Förster Resonance Energy Transfer and Trapping in Selected Systems: Analysis by Monte-Carlo Simulations
PublicationMetoda symulacji Monte Carlo została opisana i zastosowana jako efektywne narzędzie do analizy wyników pomiarów transferu energii w wybranych układach, dla których zastosowanie podejścia analitycznego jest ograniczone lub nawet niemożliwe. Pokazano, że symulacja Monte Carlo pozwala obliczyć tzw. czynnik orientacyjny dla układów częściowo uporządkowanych oraz szereg innych wielkości ważnych do opisu zjawiska transferu energii, które...
-
A versatile analog CMOS cell: voltage - buffer /current - conveyor/ multiplier
PublicationW pracy przedstawiono koncepcję uniwersalnej komórki analogowej przeznaczonej dla programowalnych układów analogowych (FPAA). Komórka może pełnić funkcję bufora napięciowego, konwjora prądowego lub mnożnika analogowego. Układ przesymulowano w technologii CMOS 2 ćm.
-
Symulator czasu rzeczywistego procesów reaktora jądrowego
PublicationSymulacja procesów zachodzących w reaktorze jądrowym (RJ) może być wykorzystywana do różnych użytecznych celów: edukacyjnych, popularyzatorskich, badawczych, weryfikacji układów sterowania. W artykule przedstawiono proces budowy symulatora czasu rzeczywistego wybranych procesów RJ z uwzględnieniem różnych skali czasu tych procesów. Zaprezentowano podejście scentralizowane (jednoagentowe) i wieloagentowe wraz z analizą czasu wykonania...
-
Noise modeling of static CMOS gates for low-noise circuit synthesis
PublicationW artykule przedstawiono efektywną metodę modelowania widma szumu napięcia zasilającego generowanego przez statyczne bramki cyfrowe CMOS. Metoda modelowania uwzględnia krótkie impulsy prądowe powstające w czasie przełączania bramek i pozwala oszacować górne limity widma szumu napięcia zasilającego co umożliwia niskoszumową syntezę układów cyfrowych.
-
Design of highly linear tunable CMOS OTA for continuous-time filters
PublicationW pracy przedstawiono analityczną metodę projektowania wzmacniaczy transkon-duktancyjnych CMOS o bardzo dobrej liniowości. Zaproponowano dwie wersje układu różniące się umiejscowieniem dodatkowej pary różnicowej służącej do kompensacji nieliniowości charakterystyki przejściowej. Praca zawiera wyniki symulacji pełnych wersji obu układów otrzymane przy użyciu symulatora SPICE.
-
ASIC Design Example of Complex SoC with FPGA Prototyping
PublicationThe paper presents an example of the System on a Chip design, where the FPGA prototyping has been used. Two FPGA prototypes have been realized. The first FPGA prototype uses AVNET board containing Xilinx Virtex4 device accompanied by custom board with required devices. The second FPGA prototype has been built using the custom PCB with Xilinx Virtex-4 XC4VLX60 FPGA accompanied by all needed external components. The final system...
-
High level synthesis with adaptive evolutionary algorithm for solving reliability and thermal problems in reconfigurable microelectronic systems.
PublicationPraca dotyczy badań efektywności adaptacyjnego algorytmu ewolucyjnego (AEA)zastosowanego do syntezy wysokiego poziomu układów cyfrowych CMOS w celu zredukowania rozpraszanej przez nie mocy. W wyniku obniżenia poziomu mocy pobieranej przez układ mikroelektroniczny uzyskuje się zmniejszenie szczytowej i średniej temperatury układu scalonego co z kolei prowadzi do wzrostu niezawodności całego systemu. Podczas przeprowadzonych...
-
Symulacja komputerowa obiektu dynamicznego na przykładzie biogazowni
PublicationW artykule przedstawiono symulator czasu rzeczywistego biogazowni rolniczej. Przedstawiony symulator obejmuje obiegi biomasy, biogazu a także obieg grzewczy wraz z systemem sterowania urządzeniami układów biogazowni oraz wizualizacją procesów. Badania koncentrowały się na wykonaniu symulatora, który odzwierciedla istniejące instalacje. Oprogramowaniem służącym do symulacji jest system CFD (Computational Fluid Dynamics) dający...
-
ASIC Design Example of Complex SoC with FPGA Prototyping
PublicationThe paper presents an example of the System on a Chip design, where the FPGA prototyping has been used. Two FPGA prototypes have been realized. The first FPGA prototype uses AVNET board containing Xilinx Virtex4 device accompanied by custom board with required devices. The second FPGA prototype has been built using the custom PCB with Xilinx Virtex-4 XC4VLX60 FPGA accompanied by all needed external components. The final system...
-
Stałoprądowy model tranzystora mos dla zakresu przed- i nadprogowego
PublicationZaprezentowano spójny fizycznie, stałoprądowy, jednosekcyjny model opisujący pracę tranzystora MOS zarówno w zakresie przed- i nadprogowym, jak również w zakresie liniowym (triodowym) i nasycenia (pentodowym). Przedstawiono założenia modelu fizycznego w przestrzeni 2-D i jego transformację do modelu quasi-dwuwymiarowego praz zademonstrowano wyniki weryfikacji eksperymentalnej modelu. Model spełnia warunek symetrii Gummel'a
-
A non-quasi-static small-signal model of the four-terminal MOSFET for radio and microwave frequencies.
PublicationW pracy zaprezentowano nowy małosygnałowy model tranzystora MOS, w którymuwzględnia się efekt nasycenia prędkości nośników. Model jest spójny fizycznie i może być stosowany w analizie dowolnej konfiguracji włączenia tranzystora.
-
Quasi-dwuwymiarowe równanie ciagłości dla procesów dynamicznych w tranzystorach polowych
PublicationW oparciu o dwuwymiarowy model fizyczny i matematyczny tranzystora polowego zaproponowano quasi-dwuwymiarowy model umożliwiający wyprowadzenie równania ciągłości dla nośników nadmiarowych w przypadku małych zaburzeń ich koncentracji. Rozważania przeprowadzono startując od najbardziej podstawowych praw fizyki.
-
Stałoprądowy model tranzystora MOS z kanałem dłuzszym niż 10 nm
PublicationW artykule zaprezentowano spójny fizycznie, stałoprądowy jednosekcyjny model tranzystora MOS i wyniki jego eksperymentalnej weryfikacji dla szerokiego spektrum długości kanałów badanych tranzystorów - od kanałów długich aż do 10-nanometrowych. Przedstawiono założenia modelu fizycznego w przestrzeni 2-D i jego transformację do modelu quasi-dwuwymiarowego. Model spełnia warunek symetrii Gummel'a.
-
Rozkład gęstości ruchomego ładunku wzdłuż kanału tranzystora MOS
PublicationPrzedyskutowano i dokonano analizy ilościowej rozkładu gęstości ruchomego ładunku wzdłuż kanału tranzystora MOS - jednej z podstawowych wielkości definiujących prąd kanału (drenu). Zwrócono uwagę na konsekwencje jakie implikuje stosowanie przybliżenia łagodnego kanału w modelowaniu stałoprądowych charakterystyk tranzystora polowego. Zaprezentowano wyniki analizy dwuwymiarowej określającej w formie analitycznej wielkość ładunku...
-
Compatible DC and small-signal MOSFET models for radio and microwave frequency simulation
PublicationZaprezentowano nowy model stałoprądowy tranzystora MOS i kompatybilny z nim uogólniony nie-quasi-statyczny model małosygnałowy. Model stałoprądowy został eksperymentalnie zweryfikowany dla tranzystorów MOS o długości kanału od 75 nm do kilkunastu mikrometrów, a model małosygnałowy od zera herców do 30 GHz.
-
Zakłócenia sprzężenia podłożowego w układach scalonych CMOS
PublicationTemat artykułu stanowią zagadnienia modelowania sprzężenia podłożowego w układach scalonych CMOS. Zaprezentowana została metoda modelowania podłoża oparta na funkcji Green´a, która pozwala projektantom wygenerować model podłoża na podstawie danych geometrycznych projektu topografii oraz danych technologicznych procesu. Na podstawie symulacji komputerowej dwóch mieszanych układów scalonych (oscylator pierścieniowy i "analogowy"...
-
Sprzętowa realizacja algorytmu przepływu optycznego w układzie FPGA
PublicationW pracy przedstawiono efektywną procedurę uproszczenia algorytmu typu optical flow (OF) oraz jego realizacje sprzętową w technologii układów FPGA. Zmodyfikowany algorytm bazuje na lokalnym dopasowaniu (korelacji) podobszarów ramki aktualnej i poprzedniej. W strukturze opracowanego algorytmu wykorzystano 1-wymiarową reprezentację podobszarów oraz zapis intensywności w kodzie Gray'a, co zmniejszyło złożoność obliczeniową przy zachowaniu...
-
Zasilanie ruchomych odbiorników energii elektrycznej za pośrednictwem cewek powietrznych sprzężonych magnetycznie.
PublicationDla odbiorcy energii najpowszechniej akceptowaną jej formą jest energia elektryczna. Jej przetwarzanie na inne formy odbywa się we współczesnych urządzeniach odbiorczych najczęściej z bardzo dużą sprawnością. Potocznie rozumie się, że dla jej przesyłu konieczne są tory prądowe wykonane z materiałów charakteryzujących się, w normalnych warunkach, dużą przewodnością elektryczną, czyli na drodze bezpośrednich połączeń galwanicznych...