Wyszukiwarka
Abstrakt
Temat artykułu stanowią zagadnienia modelowania sprzężenia podłożowego w układach scalonych CMOS. Zaprezentowana została metoda modelowania podłoża oparta na funkcji Green´a, która pozwala projektantom wygenerować model podłoża na podstawie danych geometrycznych projektu topografii oraz danych technologicznych procesu. Na podstawie symulacji komputerowej dwóch mieszanych układów scalonych (oscylator pierścieniowy i "analogowy" tranzystor, macierz inwerterów i źródło prądowe) pokazano zakłócający wpływ części cyfrowej projektu na część analogową. Szczególną uwagę zwrócono na efektywność pierścieni zabezpieczających wykonanych w projektach topografii w celu minimalizacji zakłóceń.
Autorzy (3)
Cytuj jako
Pełna treść
pełna treść publikacji nie jest dostępna w portalu
Słowa kluczowe
Informacje szczegółowe
- Kategoria:
- Publikacja w czasopiśmie
- Typ:
- artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
- Opublikowano w:
-
Elektronika : konstrukcje, technologie, zastosowania
nr 43,
strony 28 - 31,
ISSN: 0033-2089 - Język:
- polski
- Rok wydania:
- 2002
- Opis bibliograficzny:
- Białko M., Felendzer Z., Solecki M.: Zakłócenia sprzężenia podłożowego w układach scalonych CMOS// Elektronika : konstrukcje, technologie, zastosowania. -Vol. 43., nr. 6 (2002), s.28-31
- Weryfikacja:
- Politechnika Gdańska
wyświetlono 155 razy
Publikacje, które mogą cię zainteresować
N-way modelling of sediment monitoring data from Mar Menor lagoon, Spain
- S. Tsakovski,
- B. Kudłak,
- V. Simeonov
- + 4 autorów