Wyniki wyszukiwania dla: DESIGN FOR TESTABILITY

• Testability of distributed object.

  Publikacja

  • M. Sławińska

  - Rok 2004

  Wyróżniono trzy poziomy zdalnego dostępu do obiektu: ograniczony, częściowy; pełny i sformułowano warunki testowalności dla dwu klas aplikacji rozproszonych: własnych i obcych. Zaproponowano metodę zdalnego monitorowania stanu obiektów zaimplementowanych =na platformie COBRA

• The effectivness of fault detection in common rail injectors examination methods

  Publikacja

  • Z. Kneba
  • P. Straszak
  • K. Jakubczyk

  - Combustion Engines - Rok 2017

  The article presents the effectiveness tests of fault detection in common rail injectors. 40 injectors with different wear levels were tested. Testing was made on two test benches of a completely different design. Research includes comparison of accuracy, reproducibility and testability to detect specific defects. A device was created for visualization of the fuel injector spraying steam.

  Pełny tekst do pobrania w portalu

• Metody projektowania ułatwiającego testowanie dla układów cyfrowych

  Publikacja

  • B. Bartosiński

  - Rok 2005

  Przedstawiono przegląd metod ułatwiających testowanie DFT (Design for Testability) dla układów cyfrowych. Zaprezentowano metody stosowane na poziomie układów scalonych, pakietów oraz systemów elektronicznych. Pokazano heurystyczne metody projektowania pozwalające na zwiększenie sterowalności i obserwowalności układów oraz metody strukturalne, a wśród nich układy BILBO (Built-In Logic Block Observer), BIST (Built-In Self Test),...

• Diagnostyka układów elektronicznych z wykorzystaniem magistrali testujących

  Publikacja

  • B. Bartosiński

  - Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne - Rok 2008

  Przedstawiono przegląd magistral testujących przeznaczonych do diagnostyki układów elektronicznych: magistralę IEEE 1149.1 dla układów cyfrowych, magistralę IEEE 1149.4 dla układów mieszanych sygnałowo oraz magistralę IEEE 1149.6 dla układów cyfrowych sprzężonych pojemnościowo. Pokazano wyniki badań nad wykorzystaniem magistrali IEEE 1149.4 do pomiarów interkonektów typu RLC na pakietach układów elektronicznych. Do badań użyto...

• Współczesne trendy w diagnostyce układów elektronicznych z wykorzystaniem magistral testujących

  Publikacja

  • B. Bartosiński

  - Przegląd Elektrotechniczny - Rok 2010

  Przedstawiono najnowsze trendy w dziedzinie testowania układów elektronicznych z wykorzystaniem opartych na brzegowej ścieżce sterująco-obserwacyjnej magistral testujących. Dla każdej magistrali przedstawiono jej strukturę oraz rozwiązania kluczowych elementów. Przedstawiono wyniki badań nad wykorzystaniem magistrali IEEE 1149.4 do testowania i identyfikacji uszkodzeń w układach elektronicznych z użyciem wyposażonych w magistralę...