Fixed Pattern Noise Reduction and Linearity Improvement in Time-Mode CMOS Image Sensors - Publikacja - MOST Wiedzy

Wyszukiwarka

Fixed Pattern Noise Reduction and Linearity Improvement in Time-Mode CMOS Image Sensors

Abstrakt

In the paper, a digital clock stopping technique for gain and offset correction in time-mode analog-to-digital converters (ADCs) has been proposed. The technique is dedicated to imagers with massively parallel image acquisition working in the time mode where compensation of dark signal non-uniformity (DSNU) as well as photo-response non-uniformity (PRNU) is critical. Fixed pattern noise (FPN) reduction has been experimentally validated using 128-pixel CMOS imager. The reduction of the PRNU to about 0.5 LSB has been achieved. Linearity improvement technique has also been proposed, which allows for integral nonlinearity (INL) reduction to about 0.5 LSB. Measurements confirm the proposed approach.

Cytowania

  • 0

    CrossRef

  • 0

    Web of Science

  • 0

    Scopus

Cytuj jako

Pełna treść

pobierz publikację
pobrano 7 razy
Wersja publikacji
Accepted albo Published Version
Licencja
Creative Commons: CC-BY otwiera się w nowej karcie

Słowa kluczowe

Informacje szczegółowe

Kategoria:
Publikacja w czasopiśmie
Typ:
artykuły w czasopismach
Opublikowano w:
SENSORS nr 20,
ISSN: 1424-8220
Język:
angielski
Rok wydania:
2020
Opis bibliograficzny:
Kłosowski M., Sun Y.: Fixed Pattern Noise Reduction and Linearity Improvement in Time-Mode CMOS Image Sensors// SENSORS -Vol. 20,iss. 20 (2020), s.5921-
DOI:
Cyfrowy identyfikator dokumentu elektronicznego (otwiera się w nowej karcie) 10.3390/s20205921
Źródła finansowania:
Weryfikacja:
Politechnika Gdańska

wyświetlono 18 razy

Publikacje, które mogą cię zainteresować

Meta Tagi