Wyszukiwarka
Filtry
wszystkich: 24
wybranych: 10
Wyniki wyszukiwania dla: arytmetyka niediofantejska
-
Możliwości zastosowania arytmetyki resztowej w systemie rozmytym
PublikacjaW artykule przedstawiono możliwości zastosowania arytmetyki resztowej w systemie rozmytym implementowanym w układzie reprogramowalnym FPGA. Zastosowanie arytmetyki resztowej ma na celu przyspieszenie procesu wnioskowania, a w szczególności operacji wyostrzania. W pracy tej przedstawiono także wykorzystanie techniki tablicowania do opisu zmiennych lingwistycznych (ang. look-up table).
-
ULEPSZONE SKALOWANIE W NIEREDUNDANCYJNEJ ARYTMETYCE RESZTOWEJ
PublikacjaPrzedstawiono nowy algorytm rozszerzania bazy w resztowym systemie liczbowym bez użycia nadmiarowego modułu. Rozszerzanie bazy jest kluczową operacją w wielu zastosowaniach, gdzie używany jest resztowy system liczbowy, takich jak cyfrowe przetwarzanie sygnałów, jak też implementacja systemu szyfrowania algorytmem Rivesta-Shamira-Adlemana (RSA). Ortogonalne projekcje występujące w chińskim twierdzeniu o resztach dla modułu, o który...
-
Nowy algorytm rozszerzania bazy w arytmetyce resztowej
PublikacjaW artykule przedstawiono nowy algorytm rozszerzania bazy w resztowym systemie liczbowym bez użycia nadmiarowego modułu. Rozszerzanie bazy jest kluczową operacją w wielu zastosowaniach, gdzie używany jest resztowy system liczbowy, takich jak cyfrowe przetwarzanie sygnałów, jak też implementacja systemu szyfrowania algorytmem Rivesta-Shamira-Adlemana (RSA). Ortogonalne projekcje występujące w chińskim twierdzeniu o resztach, dla...
-
Wykorzystanie języka VHDL do modelowania układów pracujących w logice wielowartościowej i arytmetyce resztkowej
PublikacjaW pracy przedstawiono bibliotekę zbudowaną w oparciu o język VHDL, przeznaczoną do symulacji elementów pracujących w logice wielowartościowej i w arytmetyce resztowej. Zaprezentowano również bramki prądowe - nowe elementy logiczne cechujące się znacznie mniejszym poziomem szumu cyfrowego. Pokazano przykłady sumatorów działających w logice wielowartościowej z podstawą N, lub w arytmetyce resztowej modulo N. Wyróżniającą cechą sumatorów...
-
Fpga implementation of the two-stage high-speed fir filter in residue arithmetic
Publikacjaw pracy przedstawiono implementację szybkiego, dwustopniowego kaskadowego filtru fir w technologii fpga z użyciem arytmetyki resztowej. zastosowanie arytmetyki resztowej pozwala na uzyskanie dużych częstotliwości potokowania w związku z użyciem małych mnożników. zalety arytmetyki resztowej są ograniczane w pewnym stopniu koniecznością wykonywania skalowania po pierwszym stopniu filtru celem uniknięcia nadmiaru arytmetycznego. w...
-
FPGA realization of high-speed multi-stage FIR filter in residue arithmetic
PublikacjaW pracy przedstawiono implementację szybkiego wielostopniowego, kaskadowego filtru FIR w technologii FPGA. Zastosowanie arytmetyki resztowej pozwala na uzyskanie dużych częstotliwości próbkowania w zwiżaku z użyciem małych mnożników. Zalety wynikające z uzycia arytmetyki resztowej sa w pewnym stopniu ograniczne koniecznością wykonania skalowania przy kaskadowym połaczeniu filtrów FIR, tak aby uniknąć nadmiaru arytmetycznego. W...
-
OBLICZANIE MODUŁU LICZBY ZESPOLONEJ W FPGA Z UŻYCIEM ALGORYTMU CORDIC
PublikacjaW pracy przedstawiono obliczanie modułu liczb zespolonych z użyciem zmodyfikowanejwersji algorytmu CORDIC przy zastosowaniu pięciu stopni iteracyjnych. Zaprezentowanozależność wielkości błędu od liczby stopni algorytmu CORDIC dla arytmetykizmiennoprzecinkowej jak również zbadano wpływ użycia arytmetyki całkowitej.Zaproponowana modyfikacja algorytmu CORDIC dla arytmetyki całkowitej polega nawprowadzeniu korekcji po zakończeniu podstawowych...
-
Sprzętowa implementacja transformacji Hougha w czasie rzeczywistym
PublikacjaW artykule przedstawiono implementację sprzętową w FPGA algorytmu do wykrywania kształtów aproksymowanych zbiorem linii prostych podczas przetwarzania obrazu cyfrowego w czasie rzeczywistym. W opracowanej strukturze sprzętowej podniesiono efektywność przetwarzania poprzez zastosowanie przetwarzania przepływowego, lookup table, wykorzystanie wyłącznie arytmetyki liczb całkowitych oraz rozproszenie pamięci głosowania. Eksperymentalnie...
-
FPGA realization of fir filter in residue arithmetic
Publikacjaw pracy zaprezentowano realizację fpga przepływowego filtru fir o stałych współczynnikach w arytmetyce resztowej z użyciem 8 5-bitowych modułów o łącznym zakresie liczbowym 37.07 bita. zastosowano formębezpośrednią fir. mnożenia wykonywane są przy użyciu odczytu z pamięci. sumowania w każdym z kanałów są realizowane przy zastosowaniu wielopoziomowej struktury sumatora opartego o 4-operandowe sumatory csa. w stopniu końcowym wykonywane...
-
Limitation of Floating-Point Precision for Resource Constrained Neural Network Training
PublikacjaInsufficient availability of computational power and runtime memory is a major concern when it comes to experiments in the field of artificial intelligence. One of the promising solutions for this problem is an optimization of internal neural network’s calculations and its parameters’ representation. This work focuses on the mentioned issue by the application of neural network training with limited precision. Based on this research,...