Search
Filters
total: 2605
-
Catalog
- Publications 1547 available results
- Journals 1 available results
- People 134 available results
- Inventions 6 available results
- Projects 33 available results
- Laboratories 11 available results
- Research Teams 32 available results
- e-Learning Courses 811 available results
- Events 28 available results
- Offers 1 available results
- Open Research Data 1 available results
displaying 1000 best results Help
Search results for: PROJEKTOWANIE UKŁADÓW CYFROWYCH
-
Ewolucyjne projektowanie kombinacyjnych układów cyfrowych: stan obecny, główne problemy i perspektywy
PublicationW pracy przedstawiono stan obecny, główne problemy oraz perspektywy dotyczące ewolucyjnego projektowania kombinacyjnych układów cyfrowych. Krótko scharakteryzowano istniejące algorytmy ewolucyjnego projektowania układów kombinacyjnych oraz przedstawiono ich ogólną koncepcję. Wskazano również główne problemy tych algorytmów oraz potencjalne sposoby ich eliminacji.
-
Evolutionary design and optimization of combinational digital circuits with respect to transistor count.
PublicationW artykule przedstawiono możliwość wykorzystania algorytmu ewolucyjnego do projektowania i optymalizacji cyfrowych układów kombinacyjnych w odniesieniu do liczby tranzystorów. Zastosowano chromosomy o budowie wielowarstwowej zwiększające wydajność algorytmu. Zaprojektowano, wykorzystując zaproponowaną metodę, cztery układy kombinacyjne o tabelach logicznych wybranych z literatury. Uzyskane wyniki są w wielu przypadkach lepsze...
-
Metody projektowania ułatwiającego testowanie dla układów cyfrowych
PublicationPrzedstawiono przegląd metod ułatwiających testowanie DFT (Design for Testability) dla układów cyfrowych. Zaprezentowano metody stosowane na poziomie układów scalonych, pakietów oraz systemów elektronicznych. Pokazano heurystyczne metody projektowania pozwalające na zwiększenie sterowalności i obserwowalności układów oraz metody strukturalne, a wśród nich układy BILBO (Built-In Logic Block Observer), BIST (Built-In Self Test),...
-
Weryfikacja asynchronicznych układów cyfrowych w strukturach FPGA
PublicationW artykule przedstawione zostały podstawowe informacje dotyczące typowych klas układów asynchronicznych. Wymienione klasy zostały następnie przeanalizowane pod kątem możliwości ich implementacji w układach programowalnych FPGA. Klasa "micropipelines" omówiona została dokładniej. W tej klasie został zaimplementowany w układzie FPGA typu Virtex2 przykładowy procesor asynchroniczny realizujący listę rozkazów swojego synchronicznego...
-
Testowanie układów cyfrowych z wykorzystaniem magistrali IEEE 1149.7
PublicationPrzedstawiono opracowaną w grudniu 2009 r. cyfrową magistralę testującą IEEE 1149.7 przeznaczoną do testowania i debuggingu wielordzeniowych układów wbudowanych. W stosunku do magistrali IEEE1149.1, której jest rozszerzeniem, magistrala IEEE1149.7 zapewnia zredukowaną do dwóch liczbę wyprowadzeń, możliwość pracy w konfiguracji gwiazdowej, indywidualne adresowanie urządzeń, eliminację ze ścieżki brzegowej nieaktywnych układów, zarządzanie...
-
Ewolucyjne projektowanie filtrów cyfrowych IIR o nietypowych charakterystykach amplitudowych.
PublicationW artykule przedstawiono zastosowanie algorytmów ewolucyjnych do projektowania filtrów cyfrowych IIR o nietypowych charakterystykach amplitudowych. Wprowadzono dwuwarstwowe chromosomy, które w bardziej naturalny sposób reprezentują opisywany problem (górna warstwa - licznik, dolna warstwa - mianownik funkcji transmitancji). Przy pomocy opisanej metody zaprojektowano filtr o niestandardowej charakterystyce amplitudowej.
-
Projektowanie układów ramowych z zastosowaniem analizy wrażliwości
PublicationW pracy przedstawiono przykład projektowania układów ramowych z zastosowaniem analizy wrażliwości. Rozważane układy ramowe rozwiązano autorskim programem napisanym w środowisku MATLAB, metodą elementów skończonych. Badano wpływ zmiany modułu Younga oraz wpływ zmiany wielkości przekroju poprzecznego na wybrane przemieszczenia ramy. Przedstawiono wyniki dla analizy wrażliwości jedno i wieloparametrycznej.
-
Projektowanie i analiza rekursywnych cyfrowych oscylatorów sygnałów sinusoidalnych i świergotowych
PublicationPrzedmiotem badań w rozprawie są rzeczywiste liniowe filtry cyfrowe rekursywne stacjonarne rzędu drugiego i wyższych, o dwu, trzech i więcej wyjściach - generujące, po pobudzeniu ich warunkami początkowymi, drgania niegasnące sinusoidalne lub przebiegi świergotowe na każdym wyjściu. Informacja o parametrach generowanych sygnałów jest zadawana w postaci warunków początkowych i współczynników struktury filtru. W rozprawie dokonano...
-
Rozproszony system wieloagentowy wspomagający projektowanie wybranych układów Sterowania.
PublicationW artykule przedstawiono system wieloagentowy wspomagający projektowanie wybranych układów sterowania sterami strumieniowymi. Zaimplementowany system składa się z czterech niezależnych programów komputerowych (agentów), które poprzez realizację unikalnych algorytmów oraz wzajemną komunikację dobierają odpowiednią strukturę i elementy układu sterowania oraz po przeprowadzeniu badań symulacyjnych dokonują oceny jakości otrzymanego...
-
Projektowanie układów geometrycznych toru z zastosowaniem optymalizacji wielokryterialnej
PublicationW pracy przedstawiono metodę projektowania odcinków trasy kolejowej położonych w łuku, dostosowaną do techniki mobilnych pomiarów satelitarnych. Rozwiązanie problemu projektowego wykorzystuje zapis matematyczny i polega na wyznaczeniu uniwersalnych równań opisujących całość układu geometrycznego. Odbywa się to sekwencyjnie, obejmując kolejne fragmenty tegoż układu. Procedura projektowania ma charakter uniwersalny, gdyż w ogólnym...
-
Ewolucyjna minimalizacja poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych
PublicationW artykule przedstawiono zastosowanie algorytmu ewolucyjnego do minimalizacji poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych. Przy użyciu proponowanej metody dokonano wyboru kolejności podawania na wejścia układu wektorów testowych, aby liczba przełączeń bramek wchodzących w jego skład była jak najmniejsza. Pod uwagę wzięto cztery układy wybrane z literatury. Otrzymane wyniki wskazują, że możliwe jest...
-
Projektowanie układów geometrycznych toru w dostosowaniu do systemu GPS
PublicationW pracy zwrócono uwagę na fakt, że zastosowanie satelitarnej techniki pomiarowej (w wariancie pomiarów ciągłych) powoduje konieczność opracowania nowej metody projektowania układów geometrycznych toru. Ponieważ kształtowanie kierunków prostych trasy na podstawie pomiarów satelitarnych nie sprawia żadnych trudności, skupiono się na kwestii projektowania odcinków położonych w łuku. Założono, że projektowanie układu geometrycznego...
-
Zastosowanie magistrali testującej IEEE 1149.6 do diagnostyki układów cyfrowych sprzężonych pojemnościowo
PublicationPrzedstawiono magistralę ułatwionego testowania standardu IEEE 1149.6 przeznaczoną do diagnostyki złożonych układów cyfrowych sprzężonych pojemnościowo. Zaprezentowano metody transmisji sygnałów cyfrowych o b. wysokich częstotliwościach, a następnie przedstawiono rozwiązania kluczowych elementów magistrali: komórkę brzegowego rejestru wyjściowego z nadajnikiem sygnałów testowych oraz detektor sygnałów różnicowych o sprzężeniu pojemnościowym....
-
Projektowanie filtrów cyfrowych IIR o nietypowych charakterystykach przy użyciu algorytmu ewolucji różnicowej
PublicationW artykule przedstawiono zastosowanie algorytmu ewolucji różnicowej do projektowania filtrów cyfrowych o nietypowych charakterystykach amplitudowych. Przy użyciu proponowanej metody zaprojektowano trzy filtry o charakterystykach: liniowo narastającej, liniowo opadającej oraz nieliniowo narastającej. Opisane tą metodą filtry są stabilne a ich charakterystyki amplitudowe spełniają wszystkie założenia projektowe.
-
Mechanizm szeregowania procesów w systemie wieloagentowym wspomagającym projektowanie układów sterowania
PublicationW artykule przedstawiono mechanizm szeregowania procesów (symulacji) w systemie wieloagentowym wspomagającym projektowanie układów sterowania. Zaimplementowany algorytm ma za zadanie przydzielanie poszczególnych procesów do jednostek obliczeniowych, tak aby minimalizować czas przetwarzania zapytań przez system. Szeregowanie procesów pozwoliło na zwiększenie wydajności systemu wieloagentowego na poziomie 245%.
-
Zastosowanie oprogramowania COMSIS do oceny dynamicznej odporności na zakłócenia cyfrowych układów kombinacyjnych.
PublicationWyniki badania odporności układów cyfrowych na zakłócenie dynamiczne w istotny sposób zależą od parametrów sygnału stymulującego. Proponowana metodyka zakłada pobudzanie badanego układu sygnałem szumu białego o określonej szerokości pasma częstotliwości. Badania symulacyjne z modelem układu progowego oraz szybkiego komparatora z histerezą przeprowadzono w środowisku COMSIS. Uzyskane wyniki potwierdzają, że im węższe pasmo szumu...
-
Projekt architektury komputerowego systemu do redukcji poboru mocy cyfrowych układów VLSI CMOS
PublicationW pracy przedstawiono architekturę komputerowego systemu redukcji poboru mocy w cyfrowych układach VLSI CMOS. Opisano przypadki użycia systemu, wynikający z nich podział na komponenty oraz założenia dotyczące danych wejściowych. Szczegółowo opisane zostały wszystkie komponenty wchodzące w skład systemu oraz ich zadania, a także główne cechy przedstawionej architektury, z których najważniejszą jest zapewnienie modułowej konstrukcji...
-
System wieloagentowy wspomagający projektowanie wybranych układów sterowania okrętowych podsystemów elektroenergetycznych
PublicationW rozprawie doktorskiej zaproponowano system wieloagentowy do wspomagania projektowana okrętowych podsystemów elektroenergetycznych. Utworzony system składa się z agentów interfejsu, agenta nadrzędnego, agentów symulacyjnych agentów decyzyjnych, które poprzez realizację wewnętrznych algorytmów oraz wzajemną komunikację rozwiązują wybrane zadania projektowe w zakresie doboru odpowiedniej struktury i elementów składowych podsystemów...
-
Dobór optymalnej liczby jednostek funcjonalnych dla realizacji syntezy wysokiego poziomu układów cyfrowych
PublicationW pracy przedstawiono algorytm MNP (ang. minimization the number of procesing elements) wyznaczający liczbę jednostek funkcjonalnych niezbędnych do syntezy wysokiego poziomu zadania opisanego grafem przepływu danych (DFG - ang. data flow graph). Liczba jednostek funkcjonalnych wyznaczana przez prezentowany algorytm jest optymalna zarówno z punktu widzenia kosztów wykonania układu, jak i szybkości jego działania. Rozwiązanie tego...
-
Porównanie wybranych algorytmów szeregowania zadań dla potrzeb redukcji poboru mocy cyfrowych układów CMOS.
PublicationSzeregowanie zadań stosowane dla potrzeb redukcji poboru mocy cyfrowych układów CMOS prowadzi do problemów NP trudnych. Stąd też brakuje analitycznych algorytmów gwarantu-jących uzyskanie optymalnego rozwiązania w akceptowalnym czasie. Praca prezentuje porównanie jakości rozwiązań wyznaczonych heurystycznymi algorytmami szeregowania zadań stosowanych na etapie syntezy wysokiego poziomu cyfrowych układów CMOS, które zostały uzyskane...
-
Formalizm i metody szeregowania zadań dla potrzeb redukcji poboru mocy cyfrowych układów CMOS
PublicationW pracy przedstawiono związki pomiędzy modelami formalnymi stosowanymi w klasycznym szeregowaniu zadań a metodami wykorzystywanymi w syntezie wysokiego poziomu układów cyfrowych CMOS. Zagadnienia optymalizacyjne pojawiające się w obu tych problemach mogą być w pewnym sensie transformowalne. Pozwala to na przenoszenie wybranych metod rozwiązań z jednego problemu do drugiego.
-
Porównanie wybranych algorytmów systemu APR dla potrzeb redukcji poboru mocy cyfrowych układów CMOS
PublicationPraca dotyczy porównania czterech wybranych algorytmów wchodzacych w skład systemu APR (ang. Adaptive Power Reduction). Przeprowadzono weryfikację zmodyfikowanych heurystycznych algorytmów IIOI, UNILO i MAREL oraz nowego algorytmu hybrydowego (HSA) dla potrzeb syntezy wysokiego poziomu (HLS od ang. High Level Synthesis) z redukcją poboru mocy układów cyfrowych CMOS. Pozwalają one na zwiększenie poziomu redukcji mocy rozpraszanej...
-
Supply current spectrum estimation of digital cores at early design
PublicationPrzedstawiono nową aproksymacyjną metodę obliczania widma prądu zasilania układów cyfrowych. Metoda oparta jest na charakterystyce impulsów prądowych w kategoriach ich czasu narastania, opadania i długości impulsu. Górną granicę widma (obwiednię) można obliczyć posługując się gęstością prawdopodobieństwa zmian stanu sygnałów w węzłach układu cyfrowego. W odróżnieniu od znanych metod, metoda proponowana wykorzystuje ograniczoną...
-
Analityczna weryfikacja dokładności komercyjnych programów komputerowych wspomagających projektowanie układów geometrycznych toru
PublicationW pracy podjęto próbę wyjaśnienia kwestii uzyskiwanej dokładności w projektowaniu układów geometrycznych toru z wykorzystaniem komercyjnych programów komputerowych typu CAD. Użytkownikowi najczęściej nie są znane zasady działania tych programów, w tym również wykorzystywane algorytmy obliczeniowe. Opisano w sposób ogólny funkcjonowanie dwóch wiodących programów. Przedstawiono własną, analityczną metodę projektowania układów torowych,...
-
Generowanie modeli symulacyjnych na potrzeby systemu ekspertowego wspomagającego projektowanie układów automatyki statku
PublicationOmówiono automatyczne generowanie modeli symulacyjnych na potrzeby systemu ekspertowego wspomagającego projektowanie układów automatyki statków. Na podstawie przyjętych założeń projektowych system ekspertowy zleca badania wybranych struktur podsystemów elektroenergetycznych statków. Aplikacja symulacyjna pobiera z biblioteki modele matematyczne elementów składowych struktur, a następnie zestawia modele symulacyjne, wykonuje badania...
-
Design of IIR digital filters with non-standard characteristics using differential evolution algorithm
PublicationW artykule przedstawiono zastosowanie algorytmu ewolucji różnicowej do projektowania filtrów cyfrowych o niestandardowych charakterystykach. Przy użyciu tego algorytmu zaprojektowano trzy filtry z charakterystykami amplitudowymi: liniowo narastającą, liniowo opadającą i nieliniowo narastającą. Filtry uzyskane tą metodą są stabilne i ich charakterystykispełniają wszystkie założenia projektowe.
-
Zastosowanie algorytmu ewolucyjnego do projektowania i optymalizacji kombinacyjnych układów cyfrowych w oparciu o bramki wielowejściowe.
PublicationW artykule zaprezentowano możliwość projektowania i optymalizacji kombinacyjnych układów cyfrowych z bramkami wielowejściowymi (o liczbie wejść większej niż dwa). Do projektowania i optymalizacji tych układów wykorzystano utworzony algorytm MLCEA. Celem algorytmu jest zaprojektowanie takiego ukłądu, który spełnia zadaną tabelę prawdy oraz składa się z możliwie jak najmniejszej liczby bramek. Do badań wybrano cztery układy testowe...
-
Porównanie algorytmów MGA i NGA do projektowania i optymlizacji kombinacyjnych układów cyfrowych z algorytmem MLCEA.
PublicationW artykule zaprezentowano porównanie algorytmów ewolucyjnych do projektowania i optymalizacji kombinacyjnych układów cyfrowych. Porównano algorytmy MGA (Multiobjective Genetic Algorithm) i NGA (Genetic Algorithm with N-cardinality Reprezentation) z utworzonym algorytmem MLCEA (Multi-Layer Chromosome Evolutionary Algorithm), bazującym na reprezentacji osobników w postaci chromosomów wielowarstwowych. Otrzymane wyniki dla algorytmu...
-
Wykorzystanie technik testowania magistralowego układów cyfrowych i analogowych w laboratorium Systemów Testujących Produkcji Komputerowo Zintegrowanej
PublicationW referacie zaprezentowano metodykę nauczania oraz aspekty techniczne ćwiczeń w laboratorium Systemów Testujących Produkcji Komputerowo Zintegrowanej, prowadzonym dla studentów piątego roku specjalności Skomputeryzowane Systemy Elektroniczne na Wydziale Elektroniki, Telekomunikacji i Informatyki Politechniki Gdańskiej. Metodyka ćwiczeń oparta jest na wykorzystaniu metod symulacji komputerowej oraz praktycznych badaniach na stanowiskach...
-
Komputerowa weryfikacja układów cyfrowych CMOS utworzonych z podukładów zasilanych ze źródeł o różnych wartościach napięcia
PublicationW pracy zaprezentowano wyniki komputerowej weryfikacji cyfrowego układu CMOS utworzonego z klastrów, z których każdy jest zasilany odpowiednio malejącymi wartościami napięć. Zbiór klastrów został utworzony przy pomocy algorytmu ECA (Evolutionary Clustering Algorithm) dla potrzeb redukcji mocy pobieranej ze źródła zasilającego. Otrzymane rozwiązanie, charakteryzujące się zmniejszeniem zapotrzebowania na moc, nie powoduje pogorszenia...
-
ANALIZA I PROJEKTOWANIE UKŁADÓW STEROWANIA STERAMI STRUMIENIOWYMI STATKÓW Z ZASTOSOWANIEM SYSTEMU Z BAZĄ WIEDZY
PublicationŚwiatowa literatura dostarcza przykładów wskazujących na aktualność tematyki związanej z wykorzystaniem elementów sztucznej inteligencji w zastosowaniach morskich. Komisja Europejska finansuje projekty mające na celu poprawę konkurencyjności przemysłu okrętowego. W rozprawie podjęto tematykę związaną ze wspomaganiem projektowania podsystemów elektroenergetycznych statków. W rozprawie udowodniono przyjętą na wstępie tezę pracy:...
-
Design and optimisation of combinational digital circuits using modified evolutionary algorithm.Projektowanie i optymalizacja kombinacyjnych układów cyfrowych przy użyciu zmodyfikowanego algorytmu ewolucyjnego.
PublicationW pracy przedstawiono możliwości projektowania i optymalizacji układów kombinacyjnych przy użyciu zmodyfikowanych algorytmów ewolucyjnych. Modyfikacja algorytmów polega na wprowadzeniu chromosomów wielowarstwowych i operatorów działających na nich. Wyniki projektowania czterech układów kombinacyjnych uzyskanych uzyskane tą metodą porównano z następującymi metodami opisanymi w literaturze jak: Mapy Karnaugh, metoda Quine-McCluskey...
-
A mechatronic design based on desired solutions for vibration surveillance of mechanical systems
PublicationCelem pracy jest pokazanie zamierzonych rozwiązań, których włączenie może stanowić bazę nowych projektów mechatronicznych. Rozwiązania te dotyczą zmodyfikowanej metody nadzorowania drgań za pomocą sterowania modalnego przy energetycznym wskaźniku jakości, nadzorowania drgań za pomocą zmiennej prędkości obrotowej wrzeciona, a także - dopasowania prędkości obrotowej do optymalnego kąta przesunięcia fazowego. Uzyskane rezultaty oraz...
-
Badania symulacyjne dynamicznej odporności na zakłócenia układów cyfrowych. Zastosowanie Komputerów w Nauce i Technice.XIII cykl seminariów zorganizowanych przez PTETiS, Oddział Gdańsk.
PublicationPrzedstawiono metodę pomiaru dynamicznej odporności na zakłócenia układów cyfrowych z zastosowaniem wzorcowego sygnału szumowego. Przeprowadzono badania symulacyjne z wykorzystaniem kilku modeli badanego układu cyfrowego, w tym modelu detektora progowego oraz szybkiego komparatora z histerezą.
-
Evolutionary optimization of combinational digital circuits with current-mode gates with respect to transistor count
PublicationW artykule przedstawiono metodę ewolucyjnej minimalizacji liczby tranzystorów w cyfrowym układzie kombinacyjnym, zrealizownaym z wykorzystaniem bramek pracujących w trybie prądowym. W zastosowanym algorytmie ewolucyjnym zastosowano chromosomy o budowie wielowarstwowej, przez co zwiększono wydajność optymalizacji. Wyniki otrzymane z wykorzystaniem proponowanej metody zostały porównane z rezultatami osiągniętymi za pomocą map Karnough...
-
Projektowanie opóźniających filtrów cyfrowych FIR metodą iteracji czasowo--częstotliwościowej.**2003, 136 s. 89 rys. 5 tab. bibliogr. 129 poz. ma- szyn. Rozprawa doktorska /11.02.2003/ WETI PG. Promotor: dr hab. inż. Ewa Hermanowicz, prof. PG.
PublicationRozprawa doktorska jest poświęcona projektowaniu filtrów cyfrowych ułamkowo--opóźniających typu FIR. W pracy przedstawiono dwie metody projektowania ta-kich filtrów. Pierwsza z nich jest oparta na zespolonym algorytmie Remeza.Umożliwia ona wydajne numeryczne projektowanie banków filtrów ułamkowo-opóź-niających optymalnych w sensie Czebyszewa. W drugiej metodzie projektowanieodbywa się drogą iteracji czasowo-częstotliwościowej....
-
Projektowanie układów sterowania predykcyjnego obiektami z czasem ciągłym z uwzględnieniem niepewności modelowania.**2002, 166 s. 72 rys. 15 tab. bib- liogr. 79 poz. maszyn. Rozprawa doktorska /16.12.2002/ WETI PG. Promotor: dr hab. inż. Z. Kowalczuk, prof. nadzw. PG.
PublicationPrzedmiotem pracy jest uogólniony algorytm sterowania predykcyjnego w czasieciągłym CGPC, przeznaczony do sterowania obiektami ciągłymi o dowolnym cha-rakterze ze względu na stabilność i minmalnofazowość. Przedstawione jestkompletne wyprowadzenie przepisu na regulator, zaprezentowany jest sposóbstrojenia związany z mechanizmem predykcji i polegający na rozwinięciu po-czątkowego fragmentu odpowiedzi modelu obiektu w szereg...
-
Projektowanie układów geometrycznych toru kolejowego z zastosowaniem prog-ramowania ewolucyjnego.**2001, 154 s. 136 rys. 22 tab. bibliogr. 56 poz ma- szyn. Rozprawa doktorska /06.03.2002/. P. Gdań., Wydz. Inż. Ląd. Promotor: dr hab. inż. W. Koc, prof. nadzw. PG.
Publication.
-
Projektowanie układów sterowania
e-Learning Courses -
Projektowanie układów VLSI
e-Learning CoursesThe lecture tackles the problem of VLSI circuits design. In particular, emphasis is put on the physical design stage and more in-depth discussion of its sub-components. The lecture also focus on detailed explanation of selected numerical algorithms that are utilized in the course of physical design. Specialization: Microelectronic Systems
-
Projektowanie bloków funkcjonalnych kanałów cyfrowych - 2023/2024
e-Learning CoursesStrona kursu projektu z przedmiotu Projektowanie bloków funkcjonalnych kanałów cyfrowych. Zawiera informacje na temat przedmiotu, ogłoszenia wyników, instrukcje projektowe oraz służy do zgłaszania sprawozdań z wykonanych zadań.
-
Projektowanie układów elektronicznych - 2022
e-Learning CoursesEiT, I st., sem. 7, Opto Kierunek: Elektronika i telekomunikacja Studia inżynierskie (I stopnia)Profil: OptoelektronikaRok 4Semestr 7
-
Projektowanie układów elektronicznych - 2023
e-Learning CoursesEiT, I st., sem. 7, Opto Kierunek: Elektronika i telekomunikacja Studia inżynierskie (I stopnia)Profil: OptoelektronikaRok 4Semestr 7
-
Projektowanie bloków funkcjonalnych kanałów cyfrowych - 2022/2023
e-Learning Courses -
Projektowanie Układów Torowych - 22/23
e-Learning Courses -
Projektowanie układów ASIC - 2022/23
e-Learning Courses -
Projektowanie układów ASIC - 2023/24
e-Learning Courses -
Projektowanie Układów Torowych - 23/24
e-Learning Courses -
Projektowanie Układów Torowych - 24/25
e-Learning Courses -
Projektowanie układów scalonych dla systemów komunikacji bezprzewodowej
e-Learning CoursesKurs przedstawia podstawowe zagadnienia z zakresu projektowania układów scalonych do systemów komunikacji bezprzewodowej. Omawiane są sposoby projektowania najważniejszych bloków funkcjonalnych odbiorników i nadajników realizowanych jako elementy układów scalonych wysokiej skali integracji.