Wyszukiwarka
Abstrakt
W artykule przedstawiono scalony analogowy układ wizyjny (ang. vision chip), który wykonuje splotowe niskopoziomowe algorytmy przetwarzania obrazów w czasie rzeczywistym. Układ prototypowy został wykonany w technologii CMOS 0,35 μm i zawiera matrycę SIMD procesorów analogowych o rozmiarze 64 x 64. Wymiary topografii matrycy wynoszą 2,2 mm x 2,2 mm, co daje gęstość 877 procesorów na mm2. Matryca pobiera moc mniejszą niż 0,4 μW (poniżej 0,1 μW na procesor) ze źródła zasilającego 3,3 V przy szybkości przetwarzania obrazów 100 kl/s.
Autorzy (5)
Cytuj jako
Pełna treść
pełna treść publikacji nie jest dostępna w portalu
Słowa kluczowe
Informacje szczegółowe
- Kategoria:
- Aktywność konferencyjna
- Typ:
- publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
- Tytuł wydania:
- X Krajowa Konferencja Elektroniki (KKE), Darłówko Wschodnie, Polska, 2011. - [CD]
- Język:
- polski
- Rok wydania:
- 2011
- Opis bibliograficzny:
- Jendernalik W., Jakusz J., Blakiewicz G., Piotrowski R., Szczepański S.: Mikromocowy procesor analogowy CMOS do wstępnego przetwarzania obrazu// X Krajowa Konferencja Elektroniki (KKE), Darłówko Wschodnie, Polska, 2011. - [CD]/ : , 2011,
- Weryfikacja:
- Politechnika Gdańska
wyświetlono 124 razy