Search
dr hab. inż. Grzegorz Blakiewicz
Employment
- Associate professor at Department of Microelectronic Systems
Publications
Filters
total: 47
Catalog Publications
Year 2002
-
Zastosowanie rekurencyjnych algorytmów splotowych do symulacji układów impulsowego przetwarzania mocy
PublicationW pracy omówiono problemy związane z symulacją w dziedzinie czasu układów impulsowego przetwarzania mocy. Zaproponowano nową metodę opartą na rekurencyjnych półanaitycznych algorytmach splotowych. Przedstawiono właściwości tych algorytmów oraz przykłady symulacji prostych układów mocy. Algorytmy splotowe charakteryzują się bezwzględną stabilnością, dużą dokładnością oraz małą złożonością numeryczną. Z tych powodów proponowana metoda...
Year 2004
-
Substrate noise-aware floorplanning for mixed-signal SOCs.
PublicationOpisano nową metodę projektowania systemów na chipie z uwzglednieniem minimalizacji szumu podłożowego. Optymalizacje rozmieszczenia bloków układowych na chipie uzyskuje się dzieki wykorzystaniu algorytmu ewolucyjnego minimalizującego funkcję celu uwzględniającą poziom szumu podłożowego.
Year 2005
-
Modeling of substrate noise block properties for early rediction.
PublicationZaproponowano nowe podejscie do modelowania zakłóceń podłozowych we wczesnym etapie projektowania systemów na wspólnym podłożu krzemowym. Modelowanie zakłóceń oparto na założeniu, że głównym źródłem zakłóceń podłożowych jest sieć zasilająca. W oparciu o przeprowadzone symulacjie wykazano słusznosć takiej metody.
-
Substrate noise modeling in early floorplanning of MS-SOCs.
PublicationW pracy zaproponowano model częstotliwościowy bloków analogowych wrażliwych na zakłócenia oraz bloków cyfrowych generujących zakłócenia w systemach mieszanych realizowanych na wspólnym podłożu krzemowym. Zaproponowane modele zostały wykorzystane w oprogramowaniu optymalizującym rozmieszczenie bloków funkcjonalnych na struktórze krzemowej. Dzieki użyciu procedur optymalizacyjnych uzyskano znaczącą redukcje poziomu zakłóceń przy...
Year 2006
-
Noise modeling of static CMOS gates for low-noise circuit synthesis
PublicationW artykule przedstawiono efektywną metodę modelowania widma szumu napięcia zasilającego generowanego przez statyczne bramki cyfrowe CMOS. Metoda modelowania uwzględnia krótkie impulsy prądowe powstające w czasie przełączania bramek i pozwala oszacować górne limity widma szumu napięcia zasilającego co umożliwia niskoszumową syntezę układów cyfrowych.
-
Zastosowanie algorytmów splotowych w syntezie cyfrowych sterowników przetwornic impulsowych
PublicationW pracy przedstawiono koncepcję zastosowania rekursywnych algorytmów splotowych do dyskretyzacji transmitancji małosygnałowych przetwornic impulsowych jako efektywną metodę syntezy korektorów wchodzących w skłąd sterowników cyfrowych. Użycie proponowanych metod dyskretyzacji zapewnia zachowanie stabilności wzorców analogowych jak również umożliwia osiągnięcie wysokiej dokładności aproksymacji, która może być dowolnie podwyższana...
Year 2007
-
Porównanie właściwości układów tłumienia zakłóceń podłożowych
PublicationOmówiono wybrane metody redukcji zakłóceń w systemach mikroelektronicznych ze szczególnym uwzględnieniem układów aktywnych. Zaproponowano wtórnik przeciwsobny do tłumienia zakłóceń podłożowych, dzięki czemu uzyskano lepsze tłumienie zakłóceń na wysokich częstotliwościach w porównaniu do układów klasycznych.
-
Supply current spectrum estimation of digital cores at early design
PublicationPrzedstawiono nową aproksymacyjną metodę obliczania widma prądu zasilania układów cyfrowych. Metoda oparta jest na charakterystyce impulsów prądowych w kategoriach ich czasu narastania, opadania i długości impulsu. Górną granicę widma (obwiednię) można obliczyć posługując się gęstością prawdopodobieństwa zmian stanu sygnałów w węzłach układu cyfrowego. W odróżnieniu od znanych metod, metoda proponowana wykorzystuje ograniczoną...
-
Właściwości sterowników przetwornic dc-dc opartych na algorytmach splotowych
PublicationW pracy przedstawiono wybrane problemy projektowania cyfrowych sterowników przetwornic impulsowych. Szczególny nacisk położono na syntezę umożliwiającą implementację sprzętową kontrolerów w oparciu o tanie technologie CMOS charakteryzujące się znacznymi ograniczeniami na szybkość działania bloków funkcjonalnych. Zaprezentowano symulacje porównawcze właściwości klasycznych korektorów cyfrowych uzyskanych na podstawie prototypu analogowego...
Year 2008
-
Optimization of active circuits for substrate noise suppression
PublicationZakłócenia generowane przez szybkie podukłady cyfrowe w mieszanych systemach analogowo-cyfrowych realizowanych na wspólnym podłożu stają się dużym problemem. W pracy zaproponowano metodę optymalizacji aktywnych układów tłumienia zakłóceń. Zilustrowano skuteczność działania metody na wybranym układzie i uzyskano ponad 9 dB poprawę tłumienia zakłóceń na częstotliwości 1GHz w porównaniu do znanych rozwiązań.
Year 2009
-
Analog multiplier for a low-power integrated image sensor
PublicationArtykuł przedstawia nowe podejście do projektowania tanich niskomocowych zintegrowanych sensorów optycznych. W odróżnieniu od wcześniej stosowanych rozwiązań opartych na masowym przetwarzaniu równoległym, zaproponowany mnożnik macierzowy charakteryzuje się korzystniejszymi cechami. Proponowane rozwiązanie, chociaż mniej elastyczne w sensie liczby możliwych do zaimplementowania algorytmów wstępnej obróbki obrazu, cechuje się znaczącą...
-
Analog multiplier for a low-power integrated image sensor
PublicationArtykuł przedstawia nowe podejście do projektowania tanich niskomocowych zintegrowanych sensorów optycznych. W odróżnieniu od wcześniej stosowanych rozwiązań opartych na masowym przetwarzaniu równoległym, zaproponowany mnożnik macierzowy charakteryzuje się korzystniejszymi cechami. Proponowane rozwiązanie, chociaż mniej elastyczne w sensie liczby możliwych do zaimplementowania algorytmów wstępnej obróbki obrazu, cechuje się znaczącą...
Year 2010
-
Frequency compensation for two-stage operational amplifiers with improved PSRR characteristic
PublicationW pracy została opisana nowa metoda kompensacji częstotliwościowej dwustopniowych wzmacniaczy operacyjnych. Metoda kompensacji gwarantuje uzyskanie stabilnej pracy wzmacniacza operacyjnego przy założeniu że wzmocnienie układu z zamkniętą pętlą sprzężenia zwrotnego jest ograniczone do wartości kilkunastu decybeli. W porównaniu do innych znanych metod kompensacji, zaproponowana metoda umożliwia co najmniej dziesięciokrotne poszerzenie...
Year 2011
-
Analog CMOS processor for early vision processing with highly reduced power consumption
PublicationA new approach to an analog ultra-low power visionchip design is presented. The prototype chip performs low-levelconvolutional image processing algorithms in real time. Thecircuit is implemented in 0.35 μm CMOS technology, contains64 x 64 SIMD matrix with embedded analogue processors APE(Analogue Processing Element). The photo-sensitive-matrix is of2.2 μm x 2.2 μm size, giving the density of 877 processors permm2. The matrix dissipates...
-
CMOS Low-Dropout Regulator With Improved Time Response
PublicationPrzedstawiono nową konfigurację regulatora o obniżonym spadku napięcia, w którym wykorzystano stopień wyjściowy z równoległym sprzężeniem napięciowym. Dzięki obniżonej rezystancji wyjściowej stopnia, uzyskano poprawę odpowiedzi impulsowej regulatora na szybką zmianę prądu wyjściowego.
-
CMOS realisation of analogue processor for early vision processing
PublicationThe architecture concept of a high-speed low-power analogue vision chip, which performs low-level real-time image algorithms ispresented. The proof-of-concept prototype vision chip containing 32 × 32 photosensor array and 32 analogue processors is fabricated usinga 0.35 μm CMOS technology. The prototype can be configured to register and process images with very high speed, reaching 2000 framesper second, or achieve very low power...
-
Mikromocowy procesor analogowy CMOS do wstępnego przetwarzania obrazu
PublicationW artykule przedstawiono scalony analogowy układ wizyjny (ang. vision chip), który wykonuje splotowe niskopoziomowe algorytmy przetwarzania obrazów w czasie rzeczywistym. Układ prototypowy został wykonany w technologii CMOS 0,35 μm i zawiera matrycę SIMD procesorów analogowych o rozmiarze 64 x 64. Wymiary topografii matrycy wynoszą 2,2 mm x 2,2 mm, co daje gęstość 877 procesorów na mm2. Matryca pobiera moc mniejszą niż 0,4 μW (poniżej...
-
Mikromocowy procesor analogowy CMOS do wstępnego przetwarzania obrazu
PublicationW artykule przedstawiono projekt i wyniki badań scalonego analogowego układu wizyjnego, który wykonuje splotowe niskopoziomowe algorytmy przetwarzania obrazu w czasie rzeczywistym. Układ prototypowy został wykonany w technologii CMOS 0,35 μm i zawiera matrycę SIMD procesorów analogowych o rozmiarze 64 x 64. Wymiary topografii matrycy wynoszą 2,2 mm x 2,2 mm, co daje gęstość 877 procesorów na mm2. Matryca pobiera moc mniejszą niż...
-
Output-capacitorless low-dropout regulator using a cascoded flipped voltage follower
PublicationPrzedstawiono udoskonaloną konfigurację wtórnika napięciowego w odwróconej konfiguracji oraz jej zastosowanie w regulatorze o małym spadku napięcia. W pracy przedstawiono teoretyczną analizę podstawowych parametrów wtórnika oraz regulatora napięcia. Ponadto przedstawiono wyniki pomiarów parametrów prototypowego układu scalonego wykonanego z użyciem technologii CMOS 0.35 um. Uzyskane wyniki porównano z rezultatami uzyskanymi w innych...
Year 2012
-
Characteristics of an image sensor with early-vision processing fabricated in standard 0.35 µm CMOS technology
PublicationThe article presents measurement results of prototype integrated circuits for acquisition and processing of images in real time. In order to verify a new concept of circuit solutions of analogue image processors, experimental integrated circuits were fabricated. The integrated circuits, designed in a standard 0.35 µm CMOS technology, contain the image sensor and analogue processors that perform low-level convolution-based image...
Year 2013
-
A nine-input 1.25 mW, 34 ns CMOS analog median filter for image processing in real time
PublicationIn this paper an analog voltage-mode median filter, which operates on a 3 × 3 kernel is presented. The filter is implemented in a 0.35 μm CMOS technology. The proposed solution is based on voltage comparators and a bubble sort configuration. As a result, a fast (34 ns) time response with low power consumption (1.25 mW for 3.3 V) is achieved. The key advantage of the configuration is relatively high accuracy of signal processing,...
-
An Analog Sub-Miliwatt CMOS Image Sensor With Pixel-Level Convolution Processing
PublicationA new approach to an analog ultra-low power medium-resolution vision chip design is presented. The prototype chip performs low-level image processing algorithms in real time. Only a photo-diode, MOS switches and two capacitors are used to create an analog processing element (APE) that is able to realize any convolution algorithm based on a full 3x3 kernel. The proof-of-concept circuit is implemented in 0.35 µm CMOS technology,...
-
Analogue CMOS ASICs in Image Processing Systems
PublicationIn this paper a survey of analog application specific integrated circuits (ASICs) for low-level image processing, called vision chips, is presented. Due to the specific requirements, the vision chips are designed using different architectures best suited to their functions. The main types of the vision chip architectures and their properties are presented and characterized on selected examples of prototype integrated circuits (ICs)...
-
CMOS implementation of an analogue median filter for image processing in real time
PublicationAn analogue median filter, realised in a 0.35 μm CMOS technology, is presented in this paper. The key advantages of the filter are: high speed of image processing (50 frames per second), low-power operation (below 1.25 mW under 3.3 V supply) and relatively high accuracy of signal processing. The presented filter is a part of an integrated circuit for image processing (a vision chip), containing: a photo-sensor matrix, a set of...
-
Metody redukcji zakłóceń w układach mikroelektronicznych
PublicationW pracy zaprezentowano zagadnienia dotyczące redukcji zakłóceń w układach scalonych wykonywanych w technologii CMOS i BiCMOS. Przedstawiono mechanizmy generacji zakłóceń, ich propagacji i oddziaływania na komponenty składowe systemów mikroelektronicznych wykonywanych w formie jednego układu scalonego. Zwrócono uwagę, że głównymi dragami rozprzestrzeniania się zakłóceń w strukturze układu scalonego są globalne sieci zasilające oraz...
-
Pikselowy cyfrowy układ CDS przeznaczony do przetwornika obrazu CMOS
PublicationW artykule zaproponowano cyfrowy układ CDS (Correlated Double Sampling) przeznaczony do przetwornika obrazu CMOS. Układ różni się od klasycznych rozwiązań tym, że dwie pamięci przechowujące próbki sygnału wizyjnego zastąpiono jednym licznikiem rewersyjnym. Dzięki tej modyfikacji możliwa jest znaczna redukcja powierzchni układu CDS i umieszczenie go w każdym pikselu przetwornika obrazu CMOS. System został zaprojektowany i przesymulowany...
-
Pikselowy cyfrowy układ CDS przeznaczony do przetwornika obrazu CMOS
PublicationW artykule zaproponowano cyfrowy układ CDS (Correlated Double Sampling) przeznaczony do przetwornika obrazu CMOS. Układ różni się od klasycznych rozwiązań tym, że dwie pamięci przechowujące próbki sygnału wizyjnego zastąpiono jednym licznikiem rewersyjnym. Dzięki tej modyfikacji możliwa jest znaczna redukcja powierzchni układu CDS i umieszczenie go w każdym pikselu przetwornika obrazu CMOS. System został zaprojektowany i przesymulowany...
-
Scalony regulator o małym spadku napięcia i krótkiej odpowiedzi impulsowej
PublicationW artykule zaprezentowano projekt regulatora o małym spadku napięcia. Dzięki zastosowaniu wtórnika napięciowego o małej rezystancji wyjściowej, regulator cechuje się bardzo dobrą odpowiedzią impulsową, a ponadto nie wymaga dodatkowych zewnętrznych kondensatorów kompensujących. W związku z tym, zaproponowany regulator może być całkowicie scalony na podłożu półprzewodnikowym, co jest szczególnie korzystne w systemach realizowanych...
-
Technique to improve CMRR at high frequencies in CMOS OTA-C filters
PublicationIn this paper a technique to improve the common-mode rejection ratio (CMRR) at high frequencies in the OTA-C filters is proposed. The technique is applicable to most OTA-C filters using CMOS operational transconductance amplifiers (OTA) based on differential pairs. The presented analysis shows that a significant broadening of CMRR bandwidth can be achieved by using a differential pair with the bodies of transistors connected to...
Year 2014
-
Bezprzewodowe zasilanie sensorów medycznych
PublicationW artykule przedstawiono problematykę bezprzewodowego zasilania miniaturowych sensorów medycznych. Przedyskutowano specyfikę bezprzewodowej transmisji mocy elektrycznej do sensorów, zwracając uwagę na potrzebę stosowania tej formy zasilania oraz na ograniczenia wynikające z limitów gęstości mocy dopuszczalnej dla żywych organizmów, w szczególności dla człowieka. Zaproponowano nowe podejście do bezprzewodowego przesyłu mocy wykorzystujące...
-
Bezprzewodowe zasilanie sensorów medycznych
PublicationW artykule przedstawiono problematykę bezprzewodowego zasilania miniaturowych sensorów medycznych. Przedyskutowano specyfikę bezprzewodowej transmisji mocy elektrycznej do sensorów, zwracając uwagę na potrzebę stosowania tej formy zasilania oraz na ograniczenia wynikające z limitów gęstości mocy dopuszczalnej dla żywych organizmów, w szczególności dla człowieka. Zaproponowano nowe podejście do bezprzewodowej transmisji mocy wykorzystujące...
Year 2015
-
A 0.5-V bulk-driven voltage follower / DC level shifter and its application in class AB output stage
PublicationA simple realization of a 0.5-V bulk-driven voltage follower/DC level shifter, designed in a 0.18um CMOS technology is presented in the paper. The circuit is characterized by large input and output voltage swings, and a DC voltage gain close to unity. The DC voltage shift between input and output terminals can be regulated in a certain interval around zero, by means of biasing current sinks. An application of the proposed voltage...
-
Dostrajanie obwodów rezonansowych w systemach bezprzewodowego zasilania sensorów medycznych
PublicationW artykule opisano odbiornik energii transmitowanej bezprzewodowo z automatycznym dostrajaniem obwodu rezonansowego, służący do zasilania miniaturowej kapsułki endoskopowej. Odbiornik jest wyposażony w układ zarządzania energią, który steruje automatycznym dostrajaniem obwodu rezonansowego oraz stabilizuje napięcie zasilania ustawiane w zakresie 1,2 – 1,8 V. Przeprowadzone pomiary prototypowego układu scalonego, wykonanego w technologii...
Year 2016
-
A High-Efficient Low-Voltage Rectifier for CMOS Technology
PublicationA new configuration of rectifier suiting CMOS technology is presented. The rectifier consists of only two nchannel MOS transistors, two capacitors and two resistors; for this reason it is very favourable in manufacturing in CMOS technology. With these features the rectifier is easy to design and cheap in production. Despite its simplicity, the rectifier has relatively good characteristics, the voltage and power efficiency, and...
-
Automatic tuning of a resonant circuit in wireless power supply systems for biomedical sensors
PublicationIn this paper, a tuning method of a resonant circuit suited for wireless powering of miniature endoscopic capsules is presented and discussed. The method allows for an automatic tuning of the resonant frequency and matching impedance of a full wave rectifier loading the resonant circuit. Thereby, the receiver tunes so as to obtain the highest power efficiency under given conditions of transmission. A prototype receiver for wireless...
Year 2017
-
A CMOS Pixel With Embedded ADC, Digital CDS and Gain Correction Capability for Massively Parallel Imaging Array
PublicationIn the paper, a CMOS pixel has been proposed for imaging arrays with massively parallel image acquisition and simultaneous compensation of dark signal nonuniformity (DSNU) as well as photoresponse nonuniformity (PRNU). In our solution the pixel contains all necessary functional blocks: a photosensor and an analog-to-digital converter (ADC) with built-in correlated double sampling (CDS) integrated together. It is implemented in...
Year 2018
-
A High-Efficient Measurement System With Optimization Feature for Prototype CMOS Image Sensors
PublicationIn this paper, a gray-scale CMOS image sensor (CIS) characterization system with an optimization feature has been proposed. By using a very fast and precise control of light intensity, based on the pulsewidth-modulation method, it is avoided to measure the illuminance every time. These features accelerate the multicriteria CIS optimization requiring many thousands of measurements. The system throughput is 2.5 Gb/s, which allows...
Year 2020
-
A 1-nS 1-V Sub-1-µW Linear CMOS OTA with Rail-to-Rail Input for Hz-Band Sensory Interfaces
PublicationThe paper presents an operational transconductance amplifier (OTA) with low transconductance (0.62–6.28 nS) and low power consumption (28–270 nW) for the low-frequency analog front-ends in biomedical sensor interfaces. The proposed OTA implements an innovative, highly linear voltage-to-current converter based on the channel-length-modulation effect, which can be rail-to-rail driven. At 1-V supply and 1-Vpp asymmetrical input driving,...
-
Light-Powered Starter for Micro-Power Boost DC–DC Converter for CMOS Image Sensors
PublicationThe design of a starter for a low-voltage, micro-power boost DC–DC converter intended for powering CMOS image sensors is presented. A unique feature of the starter is extremely low current, below 1 nA, supplying its control circuit. Therefore, a high-voltage (1.3 V) configuration of series-connected photovoltaic diodes available in a standard CMOS process or a small external LED working in photovoltaic mode can be used as an auxiliary...
-
Low-Power Receivers for Wireless Capacitive Coupling Transmission in 3-D-Integrated Massively Parallel CMOS Imager
PublicationThe paper presents pixel receivers for massively parallel transmission of video signal between capacitive coupled integrated circuits (ICs). The receivers meet the key requirements for massively parallel transmission, namely low-power consumption below a single μW, small area of less than 205 μm2, high sensitivity better than 160 mV, and good immunity to crosstalk. The receivers were implemented and measured in a 3-D IC (two face-to-face...
Year 2021
-
Ladder-Based Synthesis and Design of Low-Frequency Buffer-Based CMOS Filters
PublicationBuffer-based CMOS filters are maximally simplified circuits containing as few transistors as possible. Their applications, among others, include nano to micro watt biomedical sensors that process physiological signals of frequencies from 0.01 Hz to about 3 kHz. The order of a buffer-based filter is not greater than two. Hence, to obtain higher-order filters, a cascade of second-order filters is constructed. In this paper, a more...
-
Starter for Voltage Boost Converter to Harvest Thermoelectric Energy for Body-Worn Sensors
PublicationThis paper examines the suitability of selected configurations of ultra-low voltage (ULV) oscilla-tors as starters for a voltage boost converter to harvest energy from a thermoelectric generator (TEG). Important properties of particularly promising configurations, suitable for on-chip imple-mentation are compared. On this basis, an improved oscillator with a low startup voltage and a high output voltage swing is proposed. The applicability...
-
Unity-Gain Zero-Offset CMOS Buffer with Improved Feedforward Path
PublicationA voltage unity-gain zero-offset CMOS amplifier with reduced gain error and increased PSRR (power supply rejection ratio) is proposed. The amplifier uses two feed mechanisms, negative feedback and supporting positive feedforward, to achieve low deviation from unit gain over the entire input range. The circuit, designed in a standard 180-nanometer 1.8-voltage CMOS process, is compared with two known buffers of similar topology,...
Year 2022
-
Low-Voltage Low-Power Filters with Independent ω0 and Q Tuning for Electronic Cochlea Applications
PublicationAn acoustic second-order low-pass filter is proposed for filter banks emulating the operation of a human cochlea. By using a special filter structure and an innovative quality (Q)-factor tuning technique, an independent change of the cutoff frequency (ω0) and the Q-factor with unchanged gain at low frequencies is achieved in this filter. The techniques applied result in a simple filter design with low Q-factor sensitivity to component...
Year 2023
-
Low-Voltage LDO Regulator Based on Native MOS Transistor with Improved PSR and Fast Response
PublicationIn this paper, a low-voltage low-dropout analog regulator (ALDO) based on a native n-channel MOS transistor is proposed. Application of the native transistor with the threshold voltage close to zero allows elimination of the charge pump in low-voltage regulators using the pass element in a common drain configuration. Such a native pass transistor configuration allows simplification of regulator design and improved performance,...
-
Single-Slope ADC With Embedded Convolution Filter for Global-Shutter CMOS Image Sensors
PublicationThis brief presents an analog-to-digital converter (ADC) suitable for acquisition and processing of images in the global-shutter mode at the pixel level. The ADC consists of an analog comparator, a multi-directional shift register for the comparator states, and a 16-bit reversible binary counter with programmable step size. It works in the traditional single-slope mode. The novelty is that during each step of the reference ramp,...
Year 2024
-
In-ADC, Rank-Order Filter for Digital Pixel Sensors
PublicationThis paper presents a new implementation of the rank-order filter, which is established on a parallel-operated array of single-slope (SS) analog-to-digital converters (ADCs). The SS ADCs use an “on-the-ramp processing” technique, i.e., filtration is performed along with analog-to-digital conversion, so the final states of the converters represent a filtered image. A proof-of-concept 64 × 64 array of SS ADCs, integrated with MOS...
seen 1205 times