Search
Filters
total: 37
filtered: 29
Search results for: WIELOOPERANDOWE DODAWANIE MODULO
-
High-speed binary-to-residue converter with improved architecture.
PublicationPrzedstawiono ulepszoną architekturę szybkiego konwertera liczb z systemu binarnego do systemu resztowego dla liczb ze znakiem w kodzie U2. Algorytm konwertera oparty jest o segmentację słowa wejsciowego nasegmenty 4-bitowe. Reszty liczb reprezentowanych przez segmenty sąobliczane poprzez odwzorowanie. Wielooperandowe sumowanie modulo jest realizowane przy użyciu drzewa Wallace'a z segmentacją wektorów wyjściowych oraz finalnego...
-
Fast RNS combinational multipliers for small moduli
Publicationzaprezentowano nowe struktury mnożników modulo m oraz mnożników modulom przez stałą dla modułów 5-bitowych. w zaproponowanym algorytmie projektowania zastosowano kolejno redukcję modulo m potęg liczby 2, sumowanie binarne otrzymanych reszt, redukcję modulo do zakresu 2m oraz dwuoperandowe dodawanie modulo m. mnożnik resztowy w proponowanej strukturze posiada mniejsze opóźnienie niż inne znane mnożniki modulo i porównywalny iloczyn...
-
High-speed memoryless binary/residue converter
PublicationW pracy zaprezentowano nowy szybki konwerter z systemu binarnego do systemu resztowego dla liczb o zakresie do 60 bitów. W konwerterze stosowane są wyłącznie układy kombinacyjne. Algorytm konwertera oparty jest na dodawaniu niezerowych cyfr binarnych reprezentacji kolejnych potęg 2 modulo m. Dodawanie jest realizowane przy użyciu wielooperandowego sumatora CSA oraz sumatora CPA. Suma wyjściowa CPA jest redukowana do zakresu 2m-1...
-
Modulo N Backoff Scheme for effective QoS differentiation and increased bandwidth utilization in IEEE 802.11 networks
PublicationThe paper presents a new "modulo N" channel access scheme for wireless Local Area Networks (WLANs). The novel solution derives from the Distributed Coordination Function (DCF) of the IEEE 802.11 standard, further elaborated as Enhanced Distribution Channel Access (EDCA) by the 802.11e draft specification. The main innovation concerns improvement of the binary exponential backoff scheme used for collision avoidance in 802.11 networks....
-
Design and realization of two-operand modular adders in the FPGA
PublicationW pracy zaprezentowano strukturę sumatorów modularnych w środowisku Xilinx z użyciem rodziny układów Virtex-6. Rozważono dwa typy sumatorów, jeden dla modułów 5-bitowych i drugi dla 6-bitowych. Zaprojektowano ich struktury i podano eksperymentalne wyniki implementacji.
-
High-speed residue-to-binary converter based on the Chinese RemainderTheorem.
PublicationPrzedstawiono szybki konwerter z systemu resztowego do systemu binarnego dla modułów 5-bitowych oparty o chińskie twierdzenie o resztach. Projekcje ortogonalne są generowane przy użyciu odwzorowania realizowanego przy zastosowaniu funkcji logicznych pięciu zmiennych. Wartość wyjściowa jest obliczana przy użyciu drzewaWallace'a z segmentacją wektorów wyjściowych i redukcją do 2M, M zakres liczbowy systemu oraz efektywny finalny...
-
High-Speed Binary-to-Residue Converter Design Using 2-Bit Segmentation of the Input Word
PublicationIn this paper a new approach to the design of the high-speed binary-to-residue converter is proposed that allows the attaining of high pipelining rates by eliminating memories used in modulo m generators. The converter algorithm uses segmentation of the input binary word into 2-bit segments. The use and effects of the input word segmentation for the synthesis of converters for five-bit moduli are presented. For the number represented...
-
Fast rns scaling of signed numbers based on the chinese remainder theorem
PublicationPrzedstawiono architekturę szybkiego skalera resztowego dla liczb ze znakiem dla modułów 5-bitowych opartego na chińskim twierdzeniu o resztach. W architekturze zastosowano wyznaczanie projekcji ortogonalnych przy użyciu funkcji logicznych 5 zmiennych, sumator kodulo m/k oraz wejściowy konwerter do systemu resztowego. Operacja modulo m/k jest wykonywana przy zastosowaniu drzewa 4-operandowych sumatorów modulo 2m/k i końcowego...
-
FPGA realization of the high-speed binary-to-residue converter
Publicationprzedstawiono architekturę i realizację w technologii fpga konwertera z systemu binarnego do systemu resztowego. algorytm konwertera oparty jest na podziale słowa wejściowego na segmenty 4-bitowe i następnie obliczeniu reszty liczby reprezentowanej przez dany segment, sumowaniu binarnym przy zastosowaniu csa i redukcji modulo w układzie dwuoperandowego sumatora modulo.
-
High-speed binary-to-residue converter with the reduced input layer
Publicationprzedstawiono architekturę szybkiego konwertera z systemu binarnego do systemu resztowego dla modułów 5-bitowych. Algorytm konwersji oparty jest na dodawaniu binarnym reszt potęg liczby 2 obliczonych modulo m i redukcji modulo m sumy dla poszczególnych modułów bazy systemu resztowego. Warstwa wejciowa konwertera jest redukowana poprzez wykorzystanie wspólnych elementów układu dla odpowiednio zestawionych par modułów.
-
FPGA realization of the high-speed residue-to-binary converter based on chinese remainder theorem
PublicationW pracy przedstawiono architekturę, realizację FPGA oraz symulację numeryczną na poziomie bitowym szybkiego konwertera z systemu resztowego do systemu binarnego dla modułów 5-bitowych opartego na chińskim twierdzeniu o resztach. Algorytm konwertera obejmuje obliczanie projekcji ortogonalnych poprzez odczyt pamięci oraz sumowanie modulo M realizowane dwustopniowo, pierwszy stopień oparty o sumatory CSA umożliwia redukcję do zakresu...
-
An improved high-speed residue-to-binary converter based on the chinese remainder theorem
Publicationw pracy zaprezentowano nowy szybki konwerter z systemu resztowego do systemu binarnego. Projekcje ortogonalne wyznaczane są przy użyciu funkcji logicznych pięciu zmiennych. Suma projekcji obliczana jest z zastosowaniem drzewa Wallace'a. Wektor sumy i wektor przeniesienia są dzielone na segmenty tak aby liczba reprezentowana łącznie przez obydwa segmenty o młodszych wagach nie przekraczała zakresu systemu resztowego,M. Bity segmentów...
-
Pipelined sceling of signed residue numbers with the mixed-radix conversion in the programmable gate array
PublicationIn this work a scaling technique of signed residue numbers is proposed. The method is based on conversion to the Mixed-Radix System (MRS) adapted for the FPGA implementation. The scaling factor is assumed to be a moduli product from the Residue Number System (RNS) base. Scaling is performed by scaling of terms of the mixed-radix expansion, generation of residue reprezentation of scaled terms, binary addition of these representations...
-
Miasta Nieskończone. Warsztaty animacji poklatkowej doodle-art. Bałtycki Festiwal Nauki 2024
PublicationWarsztaty animacji poklatkowej w technice doodle-art, podczas których uczestnicy stworzyli wspólnie animowany film o mieście marzeń. Warsztaty z animacji poklatkowej są zajęciami rozwijającymi wyobraźnię i kreatywność. Film powstawał zespołowo, poprzez dodawanie nowych elementów rysunku przez każdego z uczestników. Kolejne fazy powstawania wymarzonego miasta zostały uwiecznione na zdjęciach, które po cyfrowej obróbce pozwoliły...
-
Complex multiplier based on the polynomial residue number system
PublicationPrzedstawiono próbę zaprojektowania mnożnika zespolonego 4x4 opartego na algorytmie Skavantzosa i Stouraitisa. W algorytmie stosuje siękodowanie liczb n-bitowych jako wielomianów stopnia 7 w pierścieniu wielomianów modulo (x^8-1) z n/4-bitowymi współczynnikami. Mnożenie zespolone jest wykonywane jako 8-punktowy splot cykliczny. Podanoopóżnienie i złożoność sprzętową jak również porównanie ze standardowym.rozwiązaniem.
-
Scaling of signed residue numbers with mixed-radix conversion in FPGA with extended scaling factor selection
PublicationA scaling technique of signed residue numbers in FPGA is proposed. The technique is based on conversion of residue numbers to the Mixed-Radix System (MRS). The scaling factor is assumed to be a moduli product from the Residue Number System (RNS) base. Scaling is performed by scaling of MRS terms, the subsequent generation of residue representations of scaled terms, binary addition of these representations and generation of residues...
-
High-speed fpga pipelined binary-to-residue converter
Publicationw pracy przedstawiono architekturę przepływowego konwertera z systemu z uzupełnieniem do 2 z systemu binarnego. zastosowano segmentację słowa wejściowego ze wstępną inwersją dla liczb ujemnych. reszty liczb reprezentowanych przez poszczególne segmenty są obliczane poprzez odczyt z pamięci adresowanej binarną reprezentacją segmentu. otrzymane reszty sumowane są w wielooperandowym sumatorze modulo z korekcją reszty dla liczb ujemnych.pracę...
-
RNS reverse high-speed converter with quasi-regular structure based on the Chinese Remainder Theorem
PublicationPrzedstawiono dwie nowe architektury szybkiego konwertera z systemuresztowego do systemu binarnego oparte o chińskie tw. o resztach. Zastosowano nowe struktury 4-operandowych sumatorów modulo 2M. Pierwsza ze struktur oparta jest o wstępne sumowanie najstarszych bitów wektorów sumy i przeniesienia na wyjściu sumatora CSA, natomiast druga o bezpośrednie wykrywanie przekroczenia 2M. Konwerter wykorzystujący drugą ze struktur charakteryzuje...
-
Uwierzytelnienie i autoryzacja w systemie STRADAR
PublicationPrzedstawiono rozwiązanie serwera uwierzytelnienia i autoryzacji (AA) w rozproszonym systemie STRADAR, udostępniającym funkcjonalności dla prowadzenia działań operacyjnych Morskiego Oddziału Straży Granicznej. System umożliwia prezentację na stanowisku wizualizacji zdarzeń (SWZ) bieżącej i archiwalnej sytuacji na mapie (AIS, radary), obrazu z kamer, zdjęć, notatek, rozmów telefonicznych oraz plików i wiadomości tekstowych (SMS)...
-
FPGA realization of fir filter in residue arithmetic
Publicationw pracy zaprezentowano realizację fpga przepływowego filtru fir o stałych współczynnikach w arytmetyce resztowej z użyciem 8 5-bitowych modułów o łącznym zakresie liczbowym 37.07 bita. zastosowano formębezpośrednią fir. mnożenia wykonywane są przy użyciu odczytu z pamięci. sumowania w każdym z kanałów są realizowane przy zastosowaniu wielopoziomowej struktury sumatora opartego o 4-operandowe sumatory csa. w stopniu końcowym wykonywane...
-
Incremental construction of Minimal Tree Automata [online]
PublicationWe describe an algorithm that allows the incremental addition or removal of unranked ordered trees to minimal frontier-to-root deterministic tree automaton (DTA). The algorithm takes a tree t and a minimal DTA A as input; it outputs a minimal DTA A' which accepts the language L(A) accepted by A incremented (or decremented) with the tree t. The algorithm can be used to efficiently maintain dictionaries which store large collections...
-
Wykorzystanie języka VHDL do modelowania układów pracujących w logice wielowartościowej i arytmetyce resztkowej
PublicationW pracy przedstawiono bibliotekę zbudowaną w oparciu o język VHDL, przeznaczoną do symulacji elementów pracujących w logice wielowartościowej i w arytmetyce resztowej. Zaprezentowano również bramki prądowe - nowe elementy logiczne cechujące się znacznie mniejszym poziomem szumu cyfrowego. Pokazano przykłady sumatorów działających w logice wielowartościowej z podstawą N, lub w arytmetyce resztowej modulo N. Wyróżniającą cechą sumatorów...
-
FPGA implementation of reverse residue conversion based on the new Chinese Remainder Theorem II- Part I
PublicationW pracy opisano implementację algorytmu konwersji z systemu resztowego do systemu binarnego opartą na nowej formie chińskiego twierdzenia o resztach określanego jako CRT II.Nowa forma CRT nie wymaga operacji modulo M , gdzie M jest zakresem liczbowym systemu resztowego, jednak wymagana jest pewna liczba mnożników. W środowisku FPGA jest zwykle dostępne są mnożniki, stąd mogą być one wykorzystane do realizacji konwertera. Głównym...
-
Realization of multi-operand modular adders in the FPGA technology
PublicationW pracy opisano projektowanie i realizację struktur wielooperandowych sumatorów modularnych (MOMA) w środowisku Xilinx FPGA z użyciem technologii Virtex-6. Projekt oparty jest na pamięciach LUT (26x1), które symulują małe pamięci RAM służące jako podstawowy komponent do realizacji sumatorów. W pracy pokazano MOMA dla dodawania modularnego operandów 5-bitowych. Najpierw rozważono ogólne struktury MOMA i następnie dwa podstawowe...
-
Geometric analogue of holographic reduced representation
PublicationHolographic reduced representations (HRRs) are distributed representations of cognitive structuresbased on superpositions of convolution-bound n-tuples. Restricting HRRs to n-tuples consisting of 1,one reinterprets the variable binding as a representation of the additive group of binary n-tupleswith addition modulo 2. Since convolutions are not defined for vectors, the HRRs cannot be directlyassociated with geometric structures....
-
Opinia dotycząca zagadnień technologicznych w prowadzonej sprawie sądowej: sygn. akt XI GC 887/15 w zakresie postanowienia Sądu Rejonowego Szczecin-Centrum, Wydział XI Gospodarczy, z dnia 9 stycznia 2017 r.
PublicationCelem opinii, zgodnie z postanowieniem Sądu Rejonowego Szczecin – Centrum w Szczecinie z dnia 9 stycznia 2017 r., pod przewodnictwem Sędziego Sądu Rejonowego Andrzeja Muzyka, jest ustalenie: 1. Czy skrapiarka EKS 2000 jest przeznaczona do transportu lepiszczy bitumicznych oraz skropienia nimi nawierzchni przy budowie i naprawie dróg? 2. Czy składnikiem takich lepiszczy jest cement? 3. Czy prawidłowym jest dodawanie...
-
A perfect hashing incremental scheme for unranked trees using pseudo-minimal automata
PublicationWe describe a technique that maps unranked trees to arbitrary hash codes using a bottom-up deterministic tree automaton (DTA). In contrast to other hashing techniques based on automata, our procedure builds a pseudo-minimal DTA for this purpose. A pseudo-minimal automaton may be larger than the minimal one accepting the same language but, in turn, it contains proper elements (states or transitions that are unique) for every input...
-
MATLAB i jego środowisko
PublicationMATLAB jest pakietem obliczeniowym i programistycznym przygotowanym przede wszystkim do obliczeń numerycznych, analizy danych i wizualizacji wyników. Pakiet stanowi środowisko wyposażone w wiele narzędzi obliczeniowych i graficznych działających na bazie predefiniowanych funkcji oraz język programowania umożliwiający tworzenie własnych skryptów. Podstawowym typem danych w języku MATLAB jest macierz (matrix). Stąd nazwa MATrix...
-
Ocena badań kinetycznych procesu denitryfikacji w komorach osadu czynnego z dozowaniem zewnętrznego źródła węgla
PublicationZwiązki azotu odprowadzane do środowiska mogą powodować poważne problemy, takie jak pogorszenia jakości źródeł wody, eutrofizację rzek, zagrożenia dla zdrowia ludzkiego. Azot azotanowy może również tworzyć związki potencjalnie rakotwórcze [Yang i wsp., 2012; Kajak, 2001]. W rzekach i jeziorach zachodzą skutecznie naturalne procesy samooczyszczania, jednak nadmierne wprowadzanie do nich ładunków zanieczyszczeń powoduje zaburzenia,...