Wyszukiwarka
Filtry
wszystkich: 41
wybranych: 17
-
Katalog
Filtry wybranego katalogu
Wyniki wyszukiwania dla: CYFROWE UKŁADY VLSI CMOS
-
Projekt architektury komputerowego systemu do redukcji poboru mocy cyfrowych układów VLSI CMOS
PublikacjaW pracy przedstawiono architekturę komputerowego systemu redukcji poboru mocy w cyfrowych układach VLSI CMOS. Opisano przypadki użycia systemu, wynikający z nich podział na komponenty oraz założenia dotyczące danych wejściowych. Szczegółowo opisane zostały wszystkie komponenty wchodzące w skład systemu oraz ich zadania, a także główne cechy przedstawionej architektury, z których najważniejszą jest zapewnienie modułowej konstrukcji...
-
Układy cyfrowe : podstawy projektowania i opis w języku VHDL
PublikacjaPrzedstawiono podstawowe wiadomosci dotyczące zasad budowy, działania, analizy i syntezy układów cyfrowych kombinacyjnych, sekwencyjnych i modułowych oraz opisu układów w języku VHDL.
-
Reducing average and peak temperatures of VLSI CMOS circuits by means of evolutionary algorithm applied to high level synthesis.
PublikacjaW pracy przedstawiono adaptacyjny algorytm ewolucyjny zastosowany do syntezy wysokiego poziomu układów cyfrowych CMOS w celu zredukowania pobieranej przez nie mocy. Prowadzi to do redukcji szczytowej i średniej temperatury układu scalonego. Dzięki temu uzyskuje się wzrost niezawodności projektowanych układów scalonych.
-
Układy cyfrowe zbudowane w oparciu o bramki prądowe: stan obecny i zastosowania.
PublikacjaW pracy omówiono stan obecny oraz perspektywy rozwoju i zastosowania bramek cyfrowych pracujących w trybie prądowym, a także różnego rodzaju układów cyfrowych zbudowanych z bramek prądowych. Praca podsumowuje kilkuletnie badania autorów nad koncepcją bramki prądowej i jej realizacją, podstawami algebry bramek prądowych oraz sposobów projektowania i weryfikacji cyfrowych układów prądowych działających w standardowej logice binarnej...
-
Noise modeling of static CMOS gates for low-noise circuit synthesis
PublikacjaW artykule przedstawiono efektywną metodę modelowania widma szumu napięcia zasilającego generowanego przez statyczne bramki cyfrowe CMOS. Metoda modelowania uwzględnia krótkie impulsy prądowe powstające w czasie przełączania bramek i pozwala oszacować górne limity widma szumu napięcia zasilającego co umożliwia niskoszumową syntezę układów cyfrowych.
-
Wpływ ograniczników: kąta mocy, prądu stojana i wzbudzenia na rozwój awarii napięciowej
PublikacjaArtykuł prezentuje badania symulacyjne dotyczące wpływu ograniczników: kąta mocy, prądu stojana i prądu wzbudzenia na pracę i rozwój awarii napięciowej w systemie elektroenergetycznym. W badaniach brano pod uwagę rozwiązania analogowe oraz obecnie montowane cyfrowe układy automatycznej regulacji napięcia.
-
Algorytmiczne metody redukcji poboru mocy w układach CMOS
PublikacjaW pracy przedstawiono wybrane możliwości zredukowania poboru mocy układów CMOS z wykorzystaniem dwóch algorytmów szeregowania zadań w procesie syntezy wysokiego poziomu układów cyfrowych. Zaprezentowano dwa opracowane algorytmy, a mianowicie MAREL i UNILO, dla których utworzono odpowiednie programy pozwalające uzyskać redukcję mocy projektowanych układów CMOS. Przeprowadzone badania testowe przy pomocy standardowych benchmarków...
-
Wykorzystanie technik testowania magistralowego układów cyfrowych i analogowych w laboratorium Systemów Testujących Produkcji Komputerowo Zintegrowanej
PublikacjaW referacie zaprezentowano metodykę nauczania oraz aspekty techniczne ćwiczeń w laboratorium Systemów Testujących Produkcji Komputerowo Zintegrowanej, prowadzonym dla studentów piątego roku specjalności Skomputeryzowane Systemy Elektroniczne na Wydziale Elektroniki, Telekomunikacji i Informatyki Politechniki Gdańskiej. Metodyka ćwiczeń oparta jest na wykorzystaniu metod symulacji komputerowej oraz praktycznych badaniach na stanowiskach...
-
Design of a 3.3V four-quadrant analog CMOS multiplier
PublikacjaW pracy przedstawiono dwa czterokwadrantowe mnożniki analogowe CMOS pracujące przy napięciu zasilania 3.3V. Układy wykorzystują tranzystory MOS pracujące zarówno w zakresie nasycenia jak i w zakresie triodowym. Wyniki symulacji komputerowych pokazują, że współczynnik zawartości harmonicznych (THD) sygnału wyjściowego jest mniejszy niż 0.75% dla sygnału wejściowego o amplitudzie 1V o częstotliwości 10MHz. Pasmo 3dB układu wynosi...
-
Rezystor aktywny CMOS oraz jego zastosowanie do budowy wzmacniacza transkonduktancyjnego.
PublikacjaRezystory aktywne są szeroko stosowane w układach analogowych. Jednym z bardzo ważnych zastosowań jest ich użycie jako elementu linearyzującego stałoprądowe charakterystyki przejściowe wzmacniacza różnicowego wykonanego w postaci pary tranzystorów MOS. W niniejszym artykule przedstawiono w pełni różnicowy, aktywny rezystor MOS. Składa się on z dwóch tranzystorów MOS oraz dwóch nieuziemionych źródeł napięciowych. Jako wykorzystanie...
-
Porównanie wybranych algorytmów szeregowania zadań dla potrzeb redukcji poboru mocy cyfrowych układów CMOS.
PublikacjaSzeregowanie zadań stosowane dla potrzeb redukcji poboru mocy cyfrowych układów CMOS prowadzi do problemów NP trudnych. Stąd też brakuje analitycznych algorytmów gwarantu-jących uzyskanie optymalnego rozwiązania w akceptowalnym czasie. Praca prezentuje porównanie jakości rozwiązań wyznaczonych heurystycznymi algorytmami szeregowania zadań stosowanych na etapie syntezy wysokiego poziomu cyfrowych układów CMOS, które zostały uzyskane...
-
Formalizm i metody szeregowania zadań dla potrzeb redukcji poboru mocy cyfrowych układów CMOS
PublikacjaW pracy przedstawiono związki pomiędzy modelami formalnymi stosowanymi w klasycznym szeregowaniu zadań a metodami wykorzystywanymi w syntezie wysokiego poziomu układów cyfrowych CMOS. Zagadnienia optymalizacyjne pojawiające się w obu tych problemach mogą być w pewnym sensie transformowalne. Pozwala to na przenoszenie wybranych metod rozwiązań z jednego problemu do drugiego.
-
Dobór optymalnej liczby jednostek funcjonalnych dla realizacji syntezy wysokiego poziomu układów cyfrowych
PublikacjaW pracy przedstawiono algorytm MNP (ang. minimization the number of procesing elements) wyznaczający liczbę jednostek funkcjonalnych niezbędnych do syntezy wysokiego poziomu zadania opisanego grafem przepływu danych (DFG - ang. data flow graph). Liczba jednostek funkcjonalnych wyznaczana przez prezentowany algorytm jest optymalna zarówno z punktu widzenia kosztów wykonania układu, jak i szybkości jego działania. Rozwiązanie tego...
-
Zastosowanie metody najmniejszych kwadratów do pomiaru częstotliwości średniej sygnałów o małej stromości zboczy w obecności zakłóceń
PublikacjaCyfrowe pomiary częstotliwości bazują na dwóch podstawowych metodach: zliczaniu okresów sygnału w zadanym czasie oraz wyznaczaniu czasu trwania jednego lub kilku okresów tego sygnału. Przy pomiarach małych częstotliwości stosuje się drugą z nich, a wtedy dla sygnałów o małej stromości zboczy w obecności zakłóceń istotnym problemem staje się błąd powstający w układach wejściowych, wynikający z niepewności wyznaczenia początku i...
-
Zastosowanie metody najmniejszych kwadratów do pomiaru częstotliwości średniej sygnałów o małej stromości zboczy w obecności zakłóceń
PublikacjaCyfrowe pomiary częstotliwości bazują na dwóch podstawowych metodach: zliczaniu okresów sygnału w zadanym czasie oraz wyznaczaniu czasu trwania jednego lub kilku okresów tego sygnału. Przy pomiarach małych częstotliwości stosuje się drugą z nich, a wtedy dla sygnałów o małej stromości zboczy w obecności zakłóceń istotnym problemem staje się błąd powstający w układach wejściowych, wynikający z niepewności wyznaczenia początku i...
-
Network on Chip implementation using FPGAs resources
PublikacjaW artykule przedstawiono implementację sieci typu ''Network on Chip'' w układach FPGA. Sieci typu ''Network on Chip'' stały się bardzo interesującym i obiecującym rozwiązaniem dla systemów typu ''System on Chip'' które charakteryzują się intensywną komunikacją wewnętrzną. Ze względu na inne paradygmaty projektowania nie ma obecnie dostępnych efektywnych platform do budowy prototypów sieci typu ''Network on Chip'' i ich weryfikacji....
-
implementacja algorytmu stabilizacji obrazu z kamery w układzie FPGA
PublikacjaW systemach monitorujących ruch uliczny wykorzystywane są algorytmy wstępnego przetwarzania obrazu takie jak: filtracji, kompresji oraz stabilizacji. Algorytmom tym stawiane są następujące wymagania: praca w czasie rzeczywistym, minimalna moc pobierana ze źródła zasilania (systemy zasilane bateryjnie), zajmowanie niewielkich zasobów sprzętowych (układy FPGA czy CPLD) oraz wykonywanie jedynie podstawowych operacji arytmetycznych...