Wyszukiwarka
Wyniki wyszukiwania dla: VHDL
-
Documentation generator application for VHDL source codes
Publikacja -
A plug-in to Eclipse for VHDL source codes: functionalities
Publikacja -
Układy cyfrowe : podstawy projektowania i opis w języku VHDL
PublikacjaPrzedstawiono podstawowe wiadomosci dotyczące zasad budowy, działania, analizy i syntezy układów cyfrowych kombinacyjnych, sekwencyjnych i modułowych oraz opisu układów w języku VHDL.
-
Design and implementation principles of FIReWORK ONLINE - the VHDL autogenerator for hardware structures
PublikacjaThe paper presents an aspects of remote autogeneration of hardware structures. The solution is an online application, that is running on the server side and allows to design a particular filters and other selected hardware and generate its structure in the form of VHDL, dedicated to FPGA design environments. The paper also addresses the problem of parameterization of algorithms used to generate the hardware structures and current...
-
Documentation generator for VHDL and MatLab source codes for photonic and electronic systems
Publikacja -
Documentation generator for VHDL and MatLab source codes for photonic and electronic systems
Publikacja -
Plug-in to Eclipse environment for VHDL source code editor with advanced formatting of text
Publikacja -
Wykorzystanie języka VHDL do modelowania układów pracujących w logice wielowartościowej i arytmetyce resztkowej
PublikacjaW pracy przedstawiono bibliotekę zbudowaną w oparciu o język VHDL, przeznaczoną do symulacji elementów pracujących w logice wielowartościowej i w arytmetyce resztowej. Zaprezentowano również bramki prądowe - nowe elementy logiczne cechujące się znacznie mniejszym poziomem szumu cyfrowego. Pokazano przykłady sumatorów działających w logice wielowartościowej z podstawą N, lub w arytmetyce resztowej modulo N. Wyróżniającą cechą sumatorów...
-
Programowanie systemów elektronicznych (VHDL, C/Arduino, Python)
Kursy Online -
FPGA/VHDL
Laboratoria -
FIReWORK: FIR Filters Hardware Structures Auto-Generator
PublikacjaThe paper presents application called FIReWORK, that allows for automatic creation of the VHDL hardware structures of FIR filters. Automat- ically generated specialized hardware solutions dedicated to the FPGA and ASIC are commonly known as Intellectual Property Cores. The essential fu- ture of the application is easy initialization of FIR filter parameters in GUI, and then automatically design, calculate and generate the IP Core...
-
Stanisław Szczepański prof. dr hab. inż.
Osoby -
RNS/TCS CONVERTER DESIGN USING HIGH-LEVEL SYNTHESIS IN FPGA
PublikacjaAn experimental high-level synthesis (HLS) of the residue number system (RNS) to two’s-complement system (TCS) converter in the Vivado Xilinx FPGA environment is shown. The assumed approach makes use of the Chinese Remainder Theorem I (CRT I). The HLS simplifies and accelerates the design and implementation process, moreover the HLS synthesized architecture requires less hardware by about 20% but the operational frequency is smaller...
-
Hardware realization of shadow detection algorithm in FPGA
PublikacjaW referacie opisano problem detekcji cieni w sekwencjach wideo. Na podstawie metod znanych z literatury opracowano algorytm detekcji cieni, działający w czasie rzeczywistym i przeznaczony do realizacji sprzętowej w układzie FPGA. Algorytmy zostały przetestowane i porównane w środowisku MATLAB. Za pomocą języka VHDL zrealizowano system detekcji cieni wykorzystujący opracowany algorytm i zaimplementowano go w układzie Virtex-4. Został...
-
Programowalne Układy Cyfrowe (2022/2023)
Kursy OnlineKurs wprowadza do tematyki projektowania układów cyfrowych w technologii układów FPGA, z wykorzystaniem języka opisu sprzętu VHDL.
-
REALIZACJA NA POZIOMIE RTL OBLICZANIA PIERWIASTKA KWADRATOWEGO Z UŻYCIEM METODY NIEODTWARZAJĄCEJ
PublikacjaObliczanie pierwiastka kwadratowego jest jedną z kluczowych operacji cyfrowego przetwarzania sygnałów szczególnie przy obliczaniu modułu sygnałów zespolonych. W pracy przedstawiono algorytm obliczania pierwiastka kwadratowego metodą nieodtwarzającą oraz jego układową realizację. Metoda umożliwia oszczędną realizację układową bazującą na sumatorach i rejestrach. Przeanalizowano wymagania sprzętowe obliczania pierwiastka kwadratowego...
-
HIGH LEVEL SYNTHESIS IN FPGA OF TCS/RNS CONVERTER
PublikacjaThe work presents the design process of the TCS/RNS (two's complement–to– residue) converter in Xilinx FPGA with the use of HLS approach. This new approach allows for the design of dedicated FPGA circuits using high level languages such as C++ language. Such approach replaces, to some extent, much more tedious design with VHDL or Verilog and facilitates the design process. The algorithm realized by the given hardware circuit is...
-
Verification and Benchmarking in MPA Coprocessor Design Process
PublikacjaThis paper presents verification and benchmarking required for the development of a coprocessor digital circuit for integer multiple-precision arithmetic (MPA). Its code is developed, with the use of very high speed integrated circuit hardware description language (VHDL), as an intellectual property core. Therefore, it can be used by a final user within their own computing system based on field-programmable gate arrays (FPGAs)....
-
Implementation of Addition and Subtraction Operations in Multiple Precision Arithmetic
PublikacjaIn this paper, we present a digital circuit of arithmetic unit implementing addition and subtraction operations in multiple-precision arithmetic (MPA). This adder-subtractor unit is a part of MPA coprocessor supporting and offloading the central processing unit (CPU) in computations requiring precision higher than 32/64 bits. Although addition and subtraction operations of two n-digit numbers require O(n) operations, the efficient...
-
FPGA implementation of the multiplication operation in multiple-precision arithmetic
PublikacjaAlthough standard 32/64-bit arithmetic is sufficient to solve most of the scientific-computing problems, there are still problems that require higher numerical precision. Multiple-precision arithmetic (MPA) libraries are software tools for emulation of computations in a user-defined precision. However, availability of a reconfigurable cards based on field-programmable gate arrays (FPGAs) in computing systems allows one to implement...
-
IP Core of Coprocessor for Multiple-Precision-Arithmetic Computations
PublikacjaIn this paper, we present an IP core of coprocessor supporting computations requiring integer multiple-precision arithmetic (MPA). Whilst standard 32/64-bit arithmetic is sufficient to solve many computing problems, there are still applications that require higher numerical precision. Hence, the purpose of the developed coprocessor is to support and offload central processing unit (CPU) in such computations. The developed digital...
-
Open-Source Coprocessor for Integer Multiple Precision Arithmetic
PublikacjaThis paper presents an open-source digital circuit of the coprocessor for an integer multiple-precision arithmetic (MPA). The purpose of this coprocessor is to support a central processing unit (CPU) by offloading computations requiring integer precision higher than 32/64 bits. The coprocessor is developed using the very high speed integrated circuit hardware description language (VHDL) as an intellectual property (IP) core. Therefore,...
-
Języki projektowania HDL 2023/24
Kursy OnlineCel przedmiotu: Zapoznanie z metodami projektowania i symulacji cyfrowych układów programowalnych i ASIC z wykorzystaniem języków opisu sprzętu. Treści przedmiotu: 1. Wprowadzenie, znaczenie i zastosowania języków HDL. Historia powstania języka Verilog. 2. Poziomy opisu sprzętu (Verilog). 3. Metodologie projektowania. Prosty przykład. 4. Składnia języka Verilog. 5. Typy danych. 6. Zadania systemowe i dyrektywy kompilatora. 7....
-
Języki projektowania HDL 2022/23
Kursy OnlineCel przedmiotu: Zapoznanie z metodami projektowania i symulacji cyfrowych układów programowalnych i ASIC z wykorzystaniem języków opisu sprzętu. Treści przedmiotu: 1. Wprowadzenie, znaczenie i zastosowania języków HDL. Historia powstania języka Verilog. 2. Poziomy opisu sprzętu (Verilog). 3. Metodologie projektowania. Prosty przykład. 4. Składnia języka Verilog. 5. Typy danych. 6. Zadania systemowe i dyrektywy kompilatora. 7....
-
Języki projektowania HDL 2021/22
Kursy OnlineCel przedmiotu: Zapoznanie z metodami projektowania i symulacji cyfrowych układów programowalnych i ASIC z wykorzystaniem języków opisu sprzętu. Treści przedmiotu: 1. Wprowadzenie, znaczenie i zastosowania języków HDL. Historia powstania języka Verilog. 2. Poziomy opisu sprzętu (Verilog). 3. Metodologie projektowania. Prosty przykład. 4. Składnia języka Verilog. 5. Typy danych. 6. Zadania systemowe i dyrektywy kompilatora. 7....
-
Języki projektowania HDL-stary!
Kursy OnlineCel przedmiotu: Zapoznanie z metodami projektowania i symulacji cyfrowych układów programowalnych i ASIC z wykorzystaniem języków opisu sprzętu. Treści przedmiotu: 1. Wprowadzenie, znaczenie i zastosowania języków HDL. Historia powstania języka Verilog. 2. Poziomy opisu sprzętu (Verilog). 3. Metodologie projektowania. Prosty przykład. 4. Składnia języka Verilog. 5. Typy danych. 6. Zadania systemowe i dyrektywy kompilatora. 7....