Filtry
wszystkich: 38
wybranych: 28
Wyniki wyszukiwania dla: VHDL
-
Documentation generator application for VHDL source codes
Publikacja -
A plug-in to Eclipse for VHDL source codes: functionalities
Publikacja -
Układy cyfrowe : podstawy projektowania i opis w języku VHDL
PublikacjaPrzedstawiono podstawowe wiadomosci dotyczące zasad budowy, działania, analizy i syntezy układów cyfrowych kombinacyjnych, sekwencyjnych i modułowych oraz opisu układów w języku VHDL.
-
Documentation generator for VHDL and MatLab source codes for photonic and electronic systems
Publikacja -
Documentation generator for VHDL and MatLab source codes for photonic and electronic systems
Publikacja -
Design and implementation principles of FIReWORK ONLINE - the VHDL autogenerator for hardware structures
PublikacjaThe paper presents an aspects of remote autogeneration of hardware structures. The solution is an online application, that is running on the server side and allows to design a particular filters and other selected hardware and generate its structure in the form of VHDL, dedicated to FPGA design environments. The paper also addresses the problem of parameterization of algorithms used to generate the hardware structures and current...
-
Plug-in to Eclipse environment for VHDL source code editor with advanced formatting of text
Publikacja -
Wykorzystanie języka VHDL do modelowania układów pracujących w logice wielowartościowej i arytmetyce resztkowej
PublikacjaW pracy przedstawiono bibliotekę zbudowaną w oparciu o język VHDL, przeznaczoną do symulacji elementów pracujących w logice wielowartościowej i w arytmetyce resztowej. Zaprezentowano również bramki prądowe - nowe elementy logiczne cechujące się znacznie mniejszym poziomem szumu cyfrowego. Pokazano przykłady sumatorów działających w logice wielowartościowej z podstawą N, lub w arytmetyce resztowej modulo N. Wyróżniającą cechą sumatorów...
-
A Direct Modulation for Matrix Converters based on the Onecycle Atomic operation developed in Verilog HDL.
PublikacjaThis paper presents a fast direct Pulse Width Modulation (PWM) algorithm for the Conventional Matrix Converters (CMC) developed in Verilog Hardware Description language (HDL). All PWM duty cycle calculations are performed in one cycle by an atomic operation designed as a digital module using FPGA basic blocks. The algorithm can be extended to any number of output phase. The improved version of the discontinuous Direct Analytic...
-
Automatic HDL firmware generation for FPGA-based reconfigurable measurement and control systems with mezzanines in FMC standard
Publikacja -
FIReWORK: FIR Filters Hardware Structures Auto-Generator
PublikacjaThe paper presents application called FIReWORK, that allows for automatic creation of the VHDL hardware structures of FIR filters. Automat- ically generated specialized hardware solutions dedicated to the FPGA and ASIC are commonly known as Intellectual Property Cores. The essential fu- ture of the application is easy initialization of FIR filter parameters in GUI, and then automatically design, calculate and generate the IP Core...
-
RNS/TCS CONVERTER DESIGN USING HIGH-LEVEL SYNTHESIS IN FPGA
PublikacjaAn experimental high-level synthesis (HLS) of the residue number system (RNS) to two’s-complement system (TCS) converter in the Vivado Xilinx FPGA environment is shown. The assumed approach makes use of the Chinese Remainder Theorem I (CRT I). The HLS simplifies and accelerates the design and implementation process, moreover the HLS synthesized architecture requires less hardware by about 20% but the operational frequency is smaller...
-
Implementacja sprzętowa modułu HMAC-SHA-1 do ochrony komunikacji w systemie IIP
PublikacjaArtykuł opisuje programową oraz sprzętową realizację modułu HMAC-SHA-1, wykonaną w celu ochrony systemu transmisyjnego IIP przed zagrożeniami związanymi z fałszowaniem ruchu przesyłanego w systemie lub przed wprowadzaniem obcego ruchu, co w ogólnym przypadku mogłyby doprowadzić do obniżenia jakości obsługi ruchu w systemie transmisyjnym, albo do destabilizacji pracy systemu. Ochronie podlega ramka transmisyjna System IIP zawarta...
-
Hardware realization of shadow detection algorithm in FPGA
PublikacjaW referacie opisano problem detekcji cieni w sekwencjach wideo. Na podstawie metod znanych z literatury opracowano algorytm detekcji cieni, działający w czasie rzeczywistym i przeznaczony do realizacji sprzętowej w układzie FPGA. Algorytmy zostały przetestowane i porównane w środowisku MATLAB. Za pomocą języka VHDL zrealizowano system detekcji cieni wykorzystujący opracowany algorytm i zaimplementowano go w układzie Virtex-4. Został...
-
REALIZACJA NA POZIOMIE RTL OBLICZANIA PIERWIASTKA KWADRATOWEGO Z UŻYCIEM METODY NIEODTWARZAJĄCEJ
PublikacjaObliczanie pierwiastka kwadratowego jest jedną z kluczowych operacji cyfrowego przetwarzania sygnałów szczególnie przy obliczaniu modułu sygnałów zespolonych. W pracy przedstawiono algorytm obliczania pierwiastka kwadratowego metodą nieodtwarzającą oraz jego układową realizację. Metoda umożliwia oszczędną realizację układową bazującą na sumatorach i rejestrach. Przeanalizowano wymagania sprzętowe obliczania pierwiastka kwadratowego...
-
Realizacja środowiska współbieżnej symulacji i emulacji heterogenicznych systemów wbudowanych
PublikacjaW niniejszej pracy przedstawiono realizację środowiska współbieżnej symulacji heterogenicznych systemów wbudowanych. Jako prezentację opisanej koncepcji przedstawiono kompletny system współbieżnej weryfikacji systemów heterogenicznych wykorzystujący symulator HDL Active-HDL firmy Aldec, kartę akceleratora HES firmy Alatek, debugger AxD dla procesorów ARM oraz kartę prototypową dla procesorów ARM. Przedstawiono możliwości konfiguracyjne...
-
HIGH LEVEL SYNTHESIS IN FPGA OF TCS/RNS CONVERTER
PublikacjaThe work presents the design process of the TCS/RNS (two's complement–to– residue) converter in Xilinx FPGA with the use of HLS approach. This new approach allows for the design of dedicated FPGA circuits using high level languages such as C++ language. Such approach replaces, to some extent, much more tedious design with VHDL or Verilog and facilitates the design process. The algorithm realized by the given hardware circuit is...
-
Verification and Benchmarking in MPA Coprocessor Design Process
PublikacjaThis paper presents verification and benchmarking required for the development of a coprocessor digital circuit for integer multiple-precision arithmetic (MPA). Its code is developed, with the use of very high speed integrated circuit hardware description language (VHDL), as an intellectual property core. Therefore, it can be used by a final user within their own computing system based on field-programmable gate arrays (FPGAs)....
-
Implementation of Addition and Subtraction Operations in Multiple Precision Arithmetic
PublikacjaIn this paper, we present a digital circuit of arithmetic unit implementing addition and subtraction operations in multiple-precision arithmetic (MPA). This adder-subtractor unit is a part of MPA coprocessor supporting and offloading the central processing unit (CPU) in computations requiring precision higher than 32/64 bits. Although addition and subtraction operations of two n-digit numbers require O(n) operations, the efficient...
-
FPGA implementation of the multiplication operation in multiple-precision arithmetic
PublikacjaAlthough standard 32/64-bit arithmetic is sufficient to solve most of the scientific-computing problems, there are still problems that require higher numerical precision. Multiple-precision arithmetic (MPA) libraries are software tools for emulation of computations in a user-defined precision. However, availability of a reconfigurable cards based on field-programmable gate arrays (FPGAs) in computing systems allows one to implement...
-
IP Core of Coprocessor for Multiple-Precision-Arithmetic Computations
PublikacjaIn this paper, we present an IP core of coprocessor supporting computations requiring integer multiple-precision arithmetic (MPA). Whilst standard 32/64-bit arithmetic is sufficient to solve many computing problems, there are still applications that require higher numerical precision. Hence, the purpose of the developed coprocessor is to support and offload central processing unit (CPU) in such computations. The developed digital...
-
Open-Source Coprocessor for Integer Multiple Precision Arithmetic
PublikacjaThis paper presents an open-source digital circuit of the coprocessor for an integer multiple-precision arithmetic (MPA). The purpose of this coprocessor is to support a central processing unit (CPU) by offloading computations requiring integer precision higher than 32/64 bits. The coprocessor is developed using the very high speed integrated circuit hardware description language (VHDL) as an intellectual property (IP) core. Therefore,...
-
Przegląd metod współbieżnej symulacji heterogenicznych systemów wbudowanych.
PublikacjaW pracy opisano współbieżną symulację sprzętowo-programową heterogenicznych systemów wbudowanych jako metodę weryfikującą spełnienie wyspecyfikowanych założeń. Podkreślono jej znaczenie na każdym etapie projektowania. Przedstawiono zasadę działania symulatorów HDL i symulatorów oprogramowania oraz dokonano charakterystyki środowisk współbieżnej symulacji podkreślając najważniejsze cechy. Szczegółowo opisano modele procesora stosowane...
-
XVII Przegląd Sztuki Survival, wystawa zbiorowa sztuki współczesnej, Wrocław
PublikacjaPo raz 17. odbędzie się we Wrocławiu Przegląd Sztuki SURVIVAL – jeden z największych przeglądów sztuki w przestrzeni publicznej w Polsce. 17. Edycja Przeglądu Sztuki SURVIVAL zlokalizowana będzie przy ul. Wiśniowej 36 we Wrocławiu, więc w budynkach dawnego Szpitala Kolejowego (przedtem Szpitala Żydowskiego), i skupi się na wątkach związanych z uzdrawianiem tkanki urbanistycznej i architektonicznej. W ramach Przeglądu w przestrzeni...
-
Realizacja definiowanego programowo interfejsu radiowego NB-IoT
PublikacjaW niniejszym artykule przedstawiono sposób realizacji definiowanego programo-wo, uniwersalnego interfejsu radiowego do inteligentnych urządzeń IoT (Internet of Things) - DUCH IoT, pracującego zgodnie z międzynarodowymi standardami: LTE (Long Term Evolution) kat. NB1 (Narrowband) oraz LTE kat. NB2. Interfejs radiowy został za-implementowany w formie sprzętowo-programowego, frameworka z konfigurowalnym podziałem realizowanych funkcji...
-
Bisphenol A analogues and metabolic syndrome in women with polycystic ovary syndrome
PublikacjaBisphenols (BPs) have become a chemical group of special interest due to their ability to interfere with the endocrine system and their ubiquitous presence in the environment. As some of them possess mild estrogenic and anti-androgenic effects, they might be associated with the diagnosis of polycystic ovary syndrome (PCOS). Acting on multiple tissues, BPs exposure may lead to metabolic derangements characteristic for metabolic...
-
Selected adipocytokines in patients with an incidentally discovered pheochromocytoma
PublikacjaBACKGROUND: Adipose tissue secretes many adipokines and cytokines, which may be an additional risk factor of cardiovascular and metabolic diseases in patients with an incidentally discovered pheochromocytoma (PHEO). The aim of the study was to investigate levels of selected adipocytokines in these patients. METHODS: This prospective study included 12 patients with an incidentally discovered PHEO and 18 healthy participants. In...
-
Insulin-like growth factor type 2 is better than insulin-like growth factor type 1 a survival marker in patients after acute decompensation of heart failure
PublikacjaIntroduction:A decreased IGF-1 has been found in heart failure (HF). There are no reports assessing IGF-2 in HF, although in vitro study has shown, that IGF-2 stimulates cardiomyocyte proliferation more than IGF-1. The study aim was to compare the IGF-1 and IGF-2 concentration depending on HF exacerbation and annual survival.Material and methods:Among 75 patients hospitalized...