Wyszukiwarka
Nie znaleźliśmy wyników w zadanych kryteriach!
Ale mamy wyniki w innych katalogach.Filtry
wszystkich: 858
Wyniki wyszukiwania dla: RESIDUE-BINARY CONVERSION
-
High-speed memoryless binary/residue converter
PublikacjaW pracy zaprezentowano nowy szybki konwerter z systemu binarnego do systemu resztowego dla liczb o zakresie do 60 bitów. W konwerterze stosowane są wyłącznie układy kombinacyjne. Algorytm konwertera oparty jest na dodawaniu niezerowych cyfr binarnych reprezentacji kolejnych potęg 2 modulo m. Dodawanie jest realizowane przy użyciu wielooperandowego sumatora CSA oraz sumatora CPA. Suma wyjściowa CPA jest redukowana do zakresu 2m-1...
-
High-speed binary-to-residue converter with improved architecture.
PublikacjaPrzedstawiono ulepszoną architekturę szybkiego konwertera liczb z systemu binarnego do systemu resztowego dla liczb ze znakiem w kodzie U2. Algorytm konwertera oparty jest o segmentację słowa wejsciowego nasegmenty 4-bitowe. Reszty liczb reprezentowanych przez segmenty sąobliczane poprzez odwzorowanie. Wielooperandowe sumowanie modulo jest realizowane przy użyciu drzewa Wallace'a z segmentacją wektorów wyjściowych oraz finalnego...
-
Effective residue-to-binary converter with the Chinese Remainder Theorem
PublikacjaKonwersja liczb z systemu resztowego do systemu binarnego jest podstawową operacją we wszystkich układach cyfrowego przetwarzania sygnałów, które wykorzystują system resztowy. W niniejszej pracy zaproponowano nową metodę konwersji opartą o chińskie twierdzenie o resztach dla modułów 5- i 6-bitowych. Specyficzną cechą nowej metody jest sposób obliczania tzw. współczynnika nadmiaru w formule chińskiego twierdzenia o resztach, co...
-
FPGA realization of the high-speed binary-to-residue converter
Publikacjaprzedstawiono architekturę i realizację w technologii fpga konwertera z systemu binarnego do systemu resztowego. algorytm konwertera oparty jest na podziale słowa wejściowego na segmenty 4-bitowe i następnie obliczeniu reszty liczby reprezentowanej przez dany segment, sumowaniu binarnym przy zastosowaniu csa i redukcji modulo w układzie dwuoperandowego sumatora modulo.
-
High-speed fpga pipelined binary-to-residue converter
Publikacjaw pracy przedstawiono architekturę przepływowego konwertera z systemu z uzupełnieniem do 2 z systemu binarnego. zastosowano segmentację słowa wejściowego ze wstępną inwersją dla liczb ujemnych. reszty liczb reprezentowanych przez poszczególne segmenty są obliczane poprzez odczyt z pamięci adresowanej binarną reprezentacją segmentu. otrzymane reszty sumowane są w wielooperandowym sumatorze modulo z korekcją reszty dla liczb ujemnych.pracę...
-
High-speed residue-to-binary converter based on the Chinese RemainderTheorem.
PublikacjaPrzedstawiono szybki konwerter z systemu resztowego do systemu binarnego dla modułów 5-bitowych oparty o chińskie twierdzenie o resztach. Projekcje ortogonalne są generowane przy użyciu odwzorowania realizowanego przy zastosowaniu funkcji logicznych pięciu zmiennych. Wartość wyjściowa jest obliczana przy użyciu drzewaWallace'a z segmentacją wektorów wyjściowych i redukcją do 2M, M zakres liczbowy systemu oraz efektywny finalny...
-
High-speed binary-to-residue converter with the reduced input layer
Publikacjaprzedstawiono architekturę szybkiego konwertera z systemu binarnego do systemu resztowego dla modułów 5-bitowych. Algorytm konwersji oparty jest na dodawaniu binarnym reszt potęg liczby 2 obliczonych modulo m i redukcji modulo m sumy dla poszczególnych modułów bazy systemu resztowego. Warstwa wejciowa konwertera jest redukowana poprzez wykorzystanie wspólnych elementów układu dla odpowiednio zestawionych par modułów.
-
An improved high-speed residue-to-binary converter based on the chinese remainder theorem
Publikacjaw pracy zaprezentowano nowy szybki konwerter z systemu resztowego do systemu binarnego. Projekcje ortogonalne wyznaczane są przy użyciu funkcji logicznych pięciu zmiennych. Suma projekcji obliczana jest z zastosowaniem drzewa Wallace'a. Wektor sumy i wektor przeniesienia są dzielone na segmenty tak aby liczba reprezentowana łącznie przez obydwa segmenty o młodszych wagach nie przekraczała zakresu systemu resztowego,M. Bity segmentów...
-
Pipelined sceling of signed residue numbers with the mixed-radix conversion in the programmable gate array
PublikacjaIn this work a scaling technique of signed residue numbers is proposed. The method is based on conversion to the Mixed-Radix System (MRS) adapted for the FPGA implementation. The scaling factor is assumed to be a moduli product from the Residue Number System (RNS) base. Scaling is performed by scaling of terms of the mixed-radix expansion, generation of residue reprezentation of scaled terms, binary addition of these representations...
-
FPGA realization of the high-speed residue-to-binary converter based on chinese remainder theorem
PublikacjaW pracy przedstawiono architekturę, realizację FPGA oraz symulację numeryczną na poziomie bitowym szybkiego konwertera z systemu resztowego do systemu binarnego dla modułów 5-bitowych opartego na chińskim twierdzeniu o resztach. Algorytm konwertera obejmuje obliczanie projekcji ortogonalnych poprzez odczyt pamięci oraz sumowanie modulo M realizowane dwustopniowo, pierwszy stopień oparty o sumatory CSA umożliwia redukcję do zakresu...