Search
Filters
total: 1853
-
Catalog
- Publications 1319 available results
- People 93 available results
- Inventions 6 available results
- Projects 14 available results
- Laboratories 13 available results
- Research Teams 19 available results
- e-Learning Courses 359 available results
- Events 28 available results
- Offers 1 available results
- Open Research Data 1 available results
displaying 1000 best results Help
Search results for: TESTOWANIE UKŁADÓW CYFROWYCH
-
Testowanie układów cyfrowych z wykorzystaniem magistrali IEEE 1149.7
PublicationPrzedstawiono opracowaną w grudniu 2009 r. cyfrową magistralę testującą IEEE 1149.7 przeznaczoną do testowania i debuggingu wielordzeniowych układów wbudowanych. W stosunku do magistrali IEEE1149.1, której jest rozszerzeniem, magistrala IEEE1149.7 zapewnia zredukowaną do dwóch liczbę wyprowadzeń, możliwość pracy w konfiguracji gwiazdowej, indywidualne adresowanie urządzeń, eliminację ze ścieżki brzegowej nieaktywnych układów, zarządzanie...
-
Metody projektowania ułatwiającego testowanie dla układów cyfrowych
PublicationPrzedstawiono przegląd metod ułatwiających testowanie DFT (Design for Testability) dla układów cyfrowych. Zaprezentowano metody stosowane na poziomie układów scalonych, pakietów oraz systemów elektronicznych. Pokazano heurystyczne metody projektowania pozwalające na zwiększenie sterowalności i obserwowalności układów oraz metody strukturalne, a wśród nich układy BILBO (Built-In Logic Block Observer), BIST (Built-In Self Test),...
-
Testowanie i diagnostyka układów w pełni różnicowych
PublicationZaproponowano tester wbudowany realizujący nowe podejście do testowania układów w pełni różnicowych, polegające na pobudzaniu układu sygnałem wspólnym i pomiarze wyjściowego napięcia różnicowego. Tester wykrywa uszkodzenia parametryczne i strukturalne, które powodują zaburzenie symetrii układu i w rezultacie wzrost wartości napięcia różnicowego. Przeprowadzono analizę właściwości diagnostycznych funkcji układowej, na której bazuje...
-
Weryfikacja asynchronicznych układów cyfrowych w strukturach FPGA
PublicationW artykule przedstawione zostały podstawowe informacje dotyczące typowych klas układów asynchronicznych. Wymienione klasy zostały następnie przeanalizowane pod kątem możliwości ich implementacji w układach programowalnych FPGA. Klasa "micropipelines" omówiona została dokładniej. W tej klasie został zaimplementowany w układzie FPGA typu Virtex2 przykładowy procesor asynchroniczny realizujący listę rozkazów swojego synchronicznego...
-
Ewolucyjna minimalizacja poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych
PublicationW artykule przedstawiono zastosowanie algorytmu ewolucyjnego do minimalizacji poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych. Przy użyciu proponowanej metody dokonano wyboru kolejności podawania na wejścia układu wektorów testowych, aby liczba przełączeń bramek wchodzących w jego skład była jak najmniejsza. Pod uwagę wzięto cztery układy wybrane z literatury. Otrzymane wyniki wskazują, że możliwe jest...
-
Zastosowanie magistrali testującej IEEE 1149.6 do diagnostyki układów cyfrowych sprzężonych pojemnościowo
PublicationPrzedstawiono magistralę ułatwionego testowania standardu IEEE 1149.6 przeznaczoną do diagnostyki złożonych układów cyfrowych sprzężonych pojemnościowo. Zaprezentowano metody transmisji sygnałów cyfrowych o b. wysokich częstotliwościach, a następnie przedstawiono rozwiązania kluczowych elementów magistrali: komórkę brzegowego rejestru wyjściowego z nadajnikiem sygnałów testowych oraz detektor sygnałów różnicowych o sprzężeniu pojemnościowym....
-
Ewolucyjne projektowanie kombinacyjnych układów cyfrowych: stan obecny, główne problemy i perspektywy
PublicationW pracy przedstawiono stan obecny, główne problemy oraz perspektywy dotyczące ewolucyjnego projektowania kombinacyjnych układów cyfrowych. Krótko scharakteryzowano istniejące algorytmy ewolucyjnego projektowania układów kombinacyjnych oraz przedstawiono ich ogólną koncepcję. Wskazano również główne problemy tych algorytmów oraz potencjalne sposoby ich eliminacji.
-
Zastosowanie oprogramowania COMSIS do oceny dynamicznej odporności na zakłócenia cyfrowych układów kombinacyjnych.
PublicationWyniki badania odporności układów cyfrowych na zakłócenie dynamiczne w istotny sposób zależą od parametrów sygnału stymulującego. Proponowana metodyka zakłada pobudzanie badanego układu sygnałem szumu białego o określonej szerokości pasma częstotliwości. Badania symulacyjne z modelem układu progowego oraz szybkiego komparatora z histerezą przeprowadzono w środowisku COMSIS. Uzyskane wyniki potwierdzają, że im węższe pasmo szumu...
-
Projekt architektury komputerowego systemu do redukcji poboru mocy cyfrowych układów VLSI CMOS
PublicationW pracy przedstawiono architekturę komputerowego systemu redukcji poboru mocy w cyfrowych układach VLSI CMOS. Opisano przypadki użycia systemu, wynikający z nich podział na komponenty oraz założenia dotyczące danych wejściowych. Szczegółowo opisane zostały wszystkie komponenty wchodzące w skład systemu oraz ich zadania, a także główne cechy przedstawionej architektury, z których najważniejszą jest zapewnienie modułowej konstrukcji...
-
Dobór optymalnej liczby jednostek funcjonalnych dla realizacji syntezy wysokiego poziomu układów cyfrowych
PublicationW pracy przedstawiono algorytm MNP (ang. minimization the number of procesing elements) wyznaczający liczbę jednostek funkcjonalnych niezbędnych do syntezy wysokiego poziomu zadania opisanego grafem przepływu danych (DFG - ang. data flow graph). Liczba jednostek funkcjonalnych wyznaczana przez prezentowany algorytm jest optymalna zarówno z punktu widzenia kosztów wykonania układu, jak i szybkości jego działania. Rozwiązanie tego...
-
Porównanie wybranych algorytmów szeregowania zadań dla potrzeb redukcji poboru mocy cyfrowych układów CMOS.
PublicationSzeregowanie zadań stosowane dla potrzeb redukcji poboru mocy cyfrowych układów CMOS prowadzi do problemów NP trudnych. Stąd też brakuje analitycznych algorytmów gwarantu-jących uzyskanie optymalnego rozwiązania w akceptowalnym czasie. Praca prezentuje porównanie jakości rozwiązań wyznaczonych heurystycznymi algorytmami szeregowania zadań stosowanych na etapie syntezy wysokiego poziomu cyfrowych układów CMOS, które zostały uzyskane...
-
Formalizm i metody szeregowania zadań dla potrzeb redukcji poboru mocy cyfrowych układów CMOS
PublicationW pracy przedstawiono związki pomiędzy modelami formalnymi stosowanymi w klasycznym szeregowaniu zadań a metodami wykorzystywanymi w syntezie wysokiego poziomu układów cyfrowych CMOS. Zagadnienia optymalizacyjne pojawiające się w obu tych problemach mogą być w pewnym sensie transformowalne. Pozwala to na przenoszenie wybranych metod rozwiązań z jednego problemu do drugiego.
-
Porównanie wybranych algorytmów systemu APR dla potrzeb redukcji poboru mocy cyfrowych układów CMOS
PublicationPraca dotyczy porównania czterech wybranych algorytmów wchodzacych w skład systemu APR (ang. Adaptive Power Reduction). Przeprowadzono weryfikację zmodyfikowanych heurystycznych algorytmów IIOI, UNILO i MAREL oraz nowego algorytmu hybrydowego (HSA) dla potrzeb syntezy wysokiego poziomu (HLS od ang. High Level Synthesis) z redukcją poboru mocy układów cyfrowych CMOS. Pozwalają one na zwiększenie poziomu redukcji mocy rozpraszanej...
-
Supply current spectrum estimation of digital cores at early design
PublicationPrzedstawiono nową aproksymacyjną metodę obliczania widma prądu zasilania układów cyfrowych. Metoda oparta jest na charakterystyce impulsów prądowych w kategoriach ich czasu narastania, opadania i długości impulsu. Górną granicę widma (obwiednię) można obliczyć posługując się gęstością prawdopodobieństwa zmian stanu sygnałów w węzłach układu cyfrowego. W odróżnieniu od znanych metod, metoda proponowana wykorzystuje ograniczoną...
-
Wykład prof. Janusza Rajskiego pt. Testowanie układów VLSI
EventsWykład pt. „Testowanie układów VLSI” wygłosi prof. dr hab. inż. Janusz Rajski Mentor, a Siemens Business (USA).
-
Zastosowanie algorytmu ewolucyjnego do projektowania i optymalizacji kombinacyjnych układów cyfrowych w oparciu o bramki wielowejściowe.
PublicationW artykule zaprezentowano możliwość projektowania i optymalizacji kombinacyjnych układów cyfrowych z bramkami wielowejściowymi (o liczbie wejść większej niż dwa). Do projektowania i optymalizacji tych układów wykorzystano utworzony algorytm MLCEA. Celem algorytmu jest zaprojektowanie takiego ukłądu, który spełnia zadaną tabelę prawdy oraz składa się z możliwie jak najmniejszej liczby bramek. Do badań wybrano cztery układy testowe...
-
Porównanie algorytmów MGA i NGA do projektowania i optymlizacji kombinacyjnych układów cyfrowych z algorytmem MLCEA.
PublicationW artykule zaprezentowano porównanie algorytmów ewolucyjnych do projektowania i optymalizacji kombinacyjnych układów cyfrowych. Porównano algorytmy MGA (Multiobjective Genetic Algorithm) i NGA (Genetic Algorithm with N-cardinality Reprezentation) z utworzonym algorytmem MLCEA (Multi-Layer Chromosome Evolutionary Algorithm), bazującym na reprezentacji osobników w postaci chromosomów wielowarstwowych. Otrzymane wyniki dla algorytmu...
-
Komputerowa weryfikacja układów cyfrowych CMOS utworzonych z podukładów zasilanych ze źródeł o różnych wartościach napięcia
PublicationW pracy zaprezentowano wyniki komputerowej weryfikacji cyfrowego układu CMOS utworzonego z klastrów, z których każdy jest zasilany odpowiednio malejącymi wartościami napięć. Zbiór klastrów został utworzony przy pomocy algorytmu ECA (Evolutionary Clustering Algorithm) dla potrzeb redukcji mocy pobieranej ze źródła zasilającego. Otrzymane rozwiązanie, charakteryzujące się zmniejszeniem zapotrzebowania na moc, nie powoduje pogorszenia...
-
Wykorzystanie technik testowania magistralowego układów cyfrowych i analogowych w laboratorium Systemów Testujących Produkcji Komputerowo Zintegrowanej
PublicationW referacie zaprezentowano metodykę nauczania oraz aspekty techniczne ćwiczeń w laboratorium Systemów Testujących Produkcji Komputerowo Zintegrowanej, prowadzonym dla studentów piątego roku specjalności Skomputeryzowane Systemy Elektroniczne na Wydziale Elektroniki, Telekomunikacji i Informatyki Politechniki Gdańskiej. Metodyka ćwiczeń oparta jest na wykorzystaniu metod symulacji komputerowej oraz praktycznych badaniach na stanowiskach...
-
Evolutionary design and optimization of combinational digital circuits with respect to transistor count.
PublicationW artykule przedstawiono możliwość wykorzystania algorytmu ewolucyjnego do projektowania i optymalizacji cyfrowych układów kombinacyjnych w odniesieniu do liczby tranzystorów. Zastosowano chromosomy o budowie wielowarstwowej zwiększające wydajność algorytmu. Zaprojektowano, wykorzystując zaproponowaną metodę, cztery układy kombinacyjne o tabelach logicznych wybranych z literatury. Uzyskane wyniki są w wielu przypadkach lepsze...
-
Design and optimisation of combinational digital circuits using modified evolutionary algorithm.Projektowanie i optymalizacja kombinacyjnych układów cyfrowych przy użyciu zmodyfikowanego algorytmu ewolucyjnego.
PublicationW pracy przedstawiono możliwości projektowania i optymalizacji układów kombinacyjnych przy użyciu zmodyfikowanych algorytmów ewolucyjnych. Modyfikacja algorytmów polega na wprowadzeniu chromosomów wielowarstwowych i operatorów działających na nich. Wyniki projektowania czterech układów kombinacyjnych uzyskanych uzyskane tą metodą porównano z następującymi metodami opisanymi w literaturze jak: Mapy Karnaugh, metoda Quine-McCluskey...
-
Badania symulacyjne dynamicznej odporności na zakłócenia układów cyfrowych. Zastosowanie Komputerów w Nauce i Technice.XIII cykl seminariów zorganizowanych przez PTETiS, Oddział Gdańsk.
PublicationPrzedstawiono metodę pomiaru dynamicznej odporności na zakłócenia układów cyfrowych z zastosowaniem wzorcowego sygnału szumowego. Przeprowadzono badania symulacyjne z wykorzystaniem kilku modeli badanego układu cyfrowego, w tym modelu detektora progowego oraz szybkiego komparatora z histerezą.
-
Evolutionary optimization of combinational digital circuits with current-mode gates with respect to transistor count
PublicationW artykule przedstawiono metodę ewolucyjnej minimalizacji liczby tranzystorów w cyfrowym układzie kombinacyjnym, zrealizownaym z wykorzystaniem bramek pracujących w trybie prądowym. W zastosowanym algorytmie ewolucyjnym zastosowano chromosomy o budowie wielowarstwowej, przez co zwiększono wydajność optymalizacji. Wyniki otrzymane z wykorzystaniem proponowanej metody zostały porównane z rezultatami osiągniętymi za pomocą map Karnough...
-
Diagnostyka układów elektronicznych z wykorzystaniem magistrali testujących
PublicationPrzedstawiono przegląd magistral testujących przeznaczonych do diagnostyki układów elektronicznych: magistralę IEEE 1149.1 dla układów cyfrowych, magistralę IEEE 1149.4 dla układów mieszanych sygnałowo oraz magistralę IEEE 1149.6 dla układów cyfrowych sprzężonych pojemnościowo. Pokazano wyniki badań nad wykorzystaniem magistrali IEEE 1149.4 do pomiarów interkonektów typu RLC na pakietach układów elektronicznych. Do badań użyto...
-
Marek Galewski dr hab. inż.
PeopleMgr inż. - 2002r. - Politechnika Gdańska; Wydział Elektroniki, Telekomunikacji i Informatyki; Automatyka i RobotykaDr inż. - 2007r. - Politechnika Gdańska; Wydział Mechaniczny; Budowa i eksploatacja maszynDr hab. inż. - 2016r. - Politechnika Gdańska; Wydział Mechaniczny; Budowa i eksploatacja maszyn Dotychczasowe i planowane obszary badań: Redukcja drgań podczas obróbki frezowaniem i toczeniem Zastosowanie zmiennej prędkości...
-
Stanisław Szczepański prof. dr hab. inż.
People -
Bogdan Pankiewicz dr hab. inż.
PeopleBogdan Pankiewicz graduated in 1993 from the Department of Electronics at Gdansk University of Technology (GUT) and in 2002 he obtained a doctoral degree in the field of electronics at the Faculty of Electronics, Telecommunications and Informatics at GUT. From the beginning of his career he is associated with GUT: first as an assistant (years 1994-2002) and then as assistant professor (since 2002) at the Faculty of Electronics,...
-
Zdzisław Kowalczuk prof. dr hab. inż.
PeopleZdzislaw Kowalczuk received his M.Sc. degree in 1978 and Ph.D. degree in 1986, both in Automatic Control from Technical University of Gdańsk (TUG), Gdańsk, Poland. In 1993 he received his D.Sc. degree (Dr Habilitus) in Automatic Control from Silesian Technical University, Gliwice, Poland, and the title of Professor from the President of Poland in 2003. Since 1978 he has been with Faculty of Electronics, Telecommunications and Informatics...
-
Wojciech Toczek dr hab. inż.
People -
Zaawansowane Metody Pomiarowe i Diagnostyczne 2022/2023
e-Learning Courses{mlang en} 1. Introduction/Guide for the use of the International System of Units2. Rules and style conventions for expressing values of quantities.3. The role of measurement uncertainty in conformity assessment. 4. Probabilistic model for measurement processes, estimation theory5. Analog-digital conversion methods6. Selected structures of classical analog-digital converters7. New techniques of analog-digital conversion: sigma-delta...
-
Zaawansowane Metody Pomiarowe i Diagnostyczne 2023/2024
e-Learning Courses{mlang en} 1. Introduction/Guide for the use of the International System of Units2. Rules and style conventions for expressing values of quantities.3. The role of measurement uncertainty in conformity assessment. 4. Probabilistic model for measurement processes, estimation theory5. Analog-digital conversion methods6. Selected structures of classical analog-digital converters7. New techniques of analog-digital conversion: sigma-delta...
-
Zaawansowane Metody Pomiarowe i Diagnostyczne 2024/2025
e-Learning Courses{mlang en} 1. Introduction/Guide for the use of the International System of Units2. Rules and style conventions for expressing values of quantities.3. The role of measurement uncertainty in conformity assessment. 4. Probabilistic model for measurement processes, estimation theory5. Analog-digital conversion methods6. Selected structures of classical analog-digital converters7. New techniques of analog-digital conversion: sigma-delta...
-
Zakłócenia w układach cyfrowych. Mechanizmy i metody pomiaru
PublicationPrzedstawiono mechanizmy powstawania i sposoby pomiaru podatności układów cyfrowych na zakłócenia. Zaprezentowano metodę pomiaru dynamicznej odporności na zakłócenia układów cyfrowych z zastosowaniem wzorcowego sygnału szumowego z możliwością ograniczania szerokości pasma stymulującego sygnału szumowego. Opisano opracowane modele symulacyjne i przykładowe wyniki badań potwierdzające efektywność zaproponowanej metody.
-
Model jakości bibliotek cyfrowych
PublicationBiblioteki cyfrowe zyskują z dnia na dzień coraz większą popularność, zarówno wśród osób poszukujących, jak i udostępniających informację. Twórcy bibliotek cyfrowych, mają do zaoferowania użytkownikom coraz to bardziej zaawansowane narzędzia przeznaczone do tworzenia, przeglądania i wyszukiwania dokumentów elektronicznych. Na przestrzeni ostatnich lat ustalony został kanon podstawowych funkcji, które powinna spełniać każda biblioteka...
-
Złote monety bulionowe – testowanie pasywnego charakteru inwestycji
PublicationCel – Wyznaczenie składu optymalnego portfela inwestycyjnego o minimalnym ryzyku, zawierającego inwestycję w polskie monety bulionowe (Orzeł Bielik) oraz inwestycję na polskiej giełdzie papierów wartościowych. Testowanie pasywnego charakteru inwestycji w monety. Metodologia badania – Konstrukcja portfeli inwestycyjnych o minimalnym ryzyku według teorii H.M. Markowitza. Autorska metoda badania pasywnego charakteru inwestycji...
-
Testowanie koncepcji nowych produktów w niemieckich przedsiębiorstwach sprzętu gospodarstwa domowego
PublicationW artykule przedstawiono wyniki badania, odnośnie stosowania testowania koncepcji nowych produktów, przez niemieckich producentów sprzetu gospodarstwa domowego. Stwierdzono, że większość badanych firm stosuje testowanie koncepcji oraz, że występuje pozytywny związek pomiędzy stosowaniem tej metody a wynikami osiąganymi przy wdrażaniu nowych produktów.
-
Testowanie w przyrostowym i ewolucyjnym cyklu życia oprogramowania
PublicationArtykuł prezentuje doświadczenia dotyczące procesu testowania złożonego systemu internetowego rozwijanego w okresie ostatnich pięciu lat. System ten powstaje w cyklu przyrostowym i ewolucyjnym, przechodząc do kolejnych wydań. Rozróżniono wydania główne, które są poprzedzane pełnym zakresem testów regresji oraz wydania rozszerzające, gdzie zakres testowania jest zawężony. Wyjaśniono miejsce procesu testowania w kontekście zarządzania...
-
Zagadnienia ochrony własności intelektualnej dokumentów cyfrowych
PublicationPrzedstawiono szczegółowo tematykę związaną z ochroną własności intelektualnej w odniesieniu do dokumentów cyfrowych. Dokonano interpretacji pojęcia naruszenia praw autorskich w kontekście wytwarzanej aplikacji. Podano możliwe metody analizy dokumentów cyfrowych, których implementacja w systemie informatycznym może skutecznie wspomóc proces identyfikacji przypadków naruszenia praw autorskich. Omówiono również powszechnie obowiązujące...
-
Formaty zapisu cyfrowych dokumentów muzycznych
PublicationW pracy zwrócono uwagę na problem przechowywania różnych postaci muzyki występujących w cyfrowych dokumentach muzycznych. Przedstawiono ogólną charakterystykę istniejących formatów zapisu danych muzycznych oraz wybrane cyfrowe formaty muzyczne. Przedstawiono również propozycję stworzenia uniwersalnego formatu opisu danych muzycznych w oparciu o istniejący standard MPEG-7.
-
Aplikacja RDC - Repozytorium dokumentów cyfrowych
PublicationOkreślono potrzeby i wymagania na utworzenie systemu zarządzającego repozytorium dokumentów cyfrowych - RDC. Opisano wymagania projektowe i przypadki użycia. Przedstawiono ogólny model architektury systemu oraz opis automatycznej klasyfikacji dokumentów. RDC jest systemem, który łączy w sobie podstawowe funkcje aplikacji nadzorującej gromadzenie dokumentów, w szczególności prac dyplomowych, wraz z dodatkowymi mechanizmami, które...
-
Zapytania muzyczne do bibliotek cyfrowych
PublicationBiblioteki cyfrowe dokumentów muzycznych umożliwiają przechowywanie różnorodnej, multimedialnej informacji muzycznej. Oprócz opisu bibliograficznego obejmować ona może również dane w postaci nagrań dźwiękowych i wideo, obrazów partytur oraz partytur w postaci cyfrowej.W celu efektywnego wyszukiwania danych muzycznych należy stosować zapytania muzyczne. W rozdziale przedstawiono specyfikę cyfrowych bibliotek muzycznych oraz metody...
-
Testowanie jakości warystorów niskonapięciowych
PublicationWarystory są powszechnie stosowanym elementem zabezpieczającym przed przepięciami sieć energetyczną. Stąd, jakość tych elementów jest bardzo istotna, aby zabezpieczenie było skuteczne. Warystory są wykonywane z taniego i powszechnie stosowanego materiału - tlenku cynku wraz z dodatkami innych substancji, stanowiącymi zwykle tajemnicę producenta i decydującymi o końcowej jakości wyrobu. Produkty opuszczające fabrykę spełniają narzucone...
-
Testowanie jakości warystorów niskonapięciowych
PublicationWarystory są powszechnie stosowanym elementem zabezpieczającym przed przepięciami sieć energetyczną. Stąd, jakość tych elementów jest bardzo istotna, aby zabezpieczenie było skuteczne. Warystory są wykonywane z taniego i powszechnie stosowanego materiału - tlenku cynku wraz z dodatkami innych substancji, stanowiącymi zwykle tajemnicę producenta i decydującymi o końcowej jakości wyrobu. Produkty opuszczające fabrykę spełniają narzucone...
-
Testowanie jakości warystorów niskonapięciowych
PublicationW pracy przedstawiono budowę warystorów, z uwzględnieniem procesów zachodzących w ich strukturach i prowadzących do zmiany ich parametrów elektrycznych oraz wybrane sposoby testowania ich jakości.
-
Internetowa telediagnostyka układów elektronicznych.
PublicationPrzedstawiono realizację sprzętową i programistyczną prototypowej usługi sieciowej, której zadaniem jest testowanie i lokalizowanie uszkodzeń w mieszanych sygnałowo układach elektronicznych za pośrednictwem Internetu.
-
Badania symulacyjne dynamicznej odporności na zakłóceniacyfrowych układów kombinacyjnych.
PublicationPrzedstawiono opracowaną przez autorów metodę pomiaru dynamicznej odporności na zakłócenia układów cyfrowych z zastosowaniem szerokopasmowego wzorcowego sygnału szumowego. Modyfikacja metody polega na dodatkowym ograniczeniu szerokości pasma sygnału stymulującego. Przeprowadzono badania symulacyjne dla kilku modeli badanych układów cyfrowych, w tym modelu detektora progowego oraz szybkiego komparatora z histerezą, mające na celu...
-
Stanowisko laboratoryjne do diagnostyki układów elektronicznych za pomocą mieszanej sygnałowo magistrali testującej.
PublicationPrzedstawiono stanowisko laboratoryjne do testowania układów elektronicznych z wykorzystaniem magistrali testującej mieszanej sygnałowo, zgodnej ze standardem IEEE 1149.4. Stanowisko laboratoryjne zrealizowano w oparciu o wyposażone w magistralę IEEE 1149.4 układy scalone STA400, opracowane przez firmę National Semiconductor i Logic Vision. Sterowanie magistralą odbywa się poprzez kontroler wykonany z wykorzystaniem portu równoległego...
-
Stanowisko laboratoryjne do testowania analogowych układów elektronicznych z wykorzystaniem magistrali IEEE 1149.4.
PublicationPrzedstawiono stanowisko laboratoryjne do testowania analogowych układów elektronicznych z wykorzystaniem magistrali testującej mieszanej sygnałowo zgodnej ze standardem IEEE 1149.4. Stanowisko laboratoryjne zorganizowano w oparciu o pierwsze komercyjne układy wyposażone w magistralę IEEE 1149.4 - układy scalone STA400, opracowane przez firmę National Semiconductor i Logic Vision. Sterowanie magistralą odbywa się poprzez kontroler...
-
MPEG-7 jako format zapisu cyfrowych dokumentów muzycznych
PublicationW pracy zwrócono uwagę na problem przechowywania różnych postaci muzyki w cyfrowych dokumentach muzycznych. Przedstawiono ogólną charakterystykę formatu MPEG7. Pokazano możliwości wynikające z zastosowania MPEG7 do cyfrowej reprezentacji dokumentów muzycznych. Zwrócono uwagę na możliwość rozszerzania standardu w celu dopasowania go do przechowywania dokumentów muzycznych zawierających pełną informację muzyczną.
-
Testowanie koncepcji nowych produktów metodą ankietową.
PublicationCelem pracy jest przedstawienie istoty i roli testowania koncepcji nowego produktu przy użyciu metody ankietowej. Szczególną uwagę zwrócono na sposób konstrukcji kwestionariusza w tak przeprowadzanym teście koncepcji.