Search
Search results for: redukcja poboru mocy ukladow vlsi cmos
-
Projekt architektury komputerowego systemu do redukcji poboru mocy cyfrowych układów VLSI CMOS
PublicationW pracy przedstawiono architekturę komputerowego systemu redukcji poboru mocy w cyfrowych układach VLSI CMOS. Opisano przypadki użycia systemu, wynikający z nich podział na komponenty oraz założenia dotyczące danych wejściowych. Szczegółowo opisane zostały wszystkie komponenty wchodzące w skład systemu oraz ich zadania, a także główne cechy przedstawionej architektury, z których najważniejszą jest zapewnienie modułowej konstrukcji...
-
Algorytmiczne metody redukcji poboru mocy w układach CMOS
PublicationW pracy przedstawiono wybrane możliwości zredukowania poboru mocy układów CMOS z wykorzystaniem dwóch algorytmów szeregowania zadań w procesie syntezy wysokiego poziomu układów cyfrowych. Zaprezentowano dwa opracowane algorytmy, a mianowicie MAREL i UNILO, dla których utworzono odpowiednie programy pozwalające uzyskać redukcję mocy projektowanych układów CMOS. Przeprowadzone badania testowe przy pomocy standardowych benchmarków...
-
Porównanie wybranych algorytmów szeregowania zadań dla potrzeb redukcji poboru mocy cyfrowych układów CMOS.
PublicationSzeregowanie zadań stosowane dla potrzeb redukcji poboru mocy cyfrowych układów CMOS prowadzi do problemów NP trudnych. Stąd też brakuje analitycznych algorytmów gwarantu-jących uzyskanie optymalnego rozwiązania w akceptowalnym czasie. Praca prezentuje porównanie jakości rozwiązań wyznaczonych heurystycznymi algorytmami szeregowania zadań stosowanych na etapie syntezy wysokiego poziomu cyfrowych układów CMOS, które zostały uzyskane...
-
Porównanie wybranych algorytmów systemu APR dla potrzeb redukcji poboru mocy cyfrowych układów CMOS
PublicationPraca dotyczy porównania czterech wybranych algorytmów wchodzacych w skład systemu APR (ang. Adaptive Power Reduction). Przeprowadzono weryfikację zmodyfikowanych heurystycznych algorytmów IIOI, UNILO i MAREL oraz nowego algorytmu hybrydowego (HSA) dla potrzeb syntezy wysokiego poziomu (HLS od ang. High Level Synthesis) z redukcją poboru mocy układów cyfrowych CMOS. Pozwalają one na zwiększenie poziomu redukcji mocy rozpraszanej...
-
Formalizm i metody szeregowania zadań dla potrzeb redukcji poboru mocy cyfrowych układów CMOS
PublicationW pracy przedstawiono związki pomiędzy modelami formalnymi stosowanymi w klasycznym szeregowaniu zadań a metodami wykorzystywanymi w syntezie wysokiego poziomu układów cyfrowych CMOS. Zagadnienia optymalizacyjne pojawiające się w obu tych problemach mogą być w pewnym sensie transformowalne. Pozwala to na przenoszenie wybranych metod rozwiązań z jednego problemu do drugiego.
-
Reducing average and peak temperatures of VLSI CMOS circuits by means of evolutionary algorithm applied to high level synthesis.
PublicationW pracy przedstawiono adaptacyjny algorytm ewolucyjny zastosowany do syntezy wysokiego poziomu układów cyfrowych CMOS w celu zredukowania pobieranej przez nie mocy. Prowadzi to do redukcji szczytowej i średniej temperatury układu scalonego. Dzięki temu uzyskuje się wzrost niezawodności projektowanych układów scalonych.
-
Ewolucyjna minimalizacja poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych
PublicationW artykule przedstawiono zastosowanie algorytmu ewolucyjnego do minimalizacji poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych. Przy użyciu proponowanej metody dokonano wyboru kolejności podawania na wejścia układu wektorów testowych, aby liczba przełączeń bramek wchodzących w jego skład była jak najmniejsza. Pod uwagę wzięto cztery układy wybrane z literatury. Otrzymane wyniki wskazują, że możliwe jest...
-
Wyznaczanie kosztów generacji/poboru i przesyłu mocy biernej w ramach usług systemowych.
PublicationJest to kolejny z referatów prezentujących wyniki obszernej pracy badawczej obejmującej złożoną problematykę sterowania poziomami napięć i rozpływem mocy biernej w systemie elektroenergetycznym (sterowanie U i Q). W pracy zaproponowano eliminację z tzw. skrośnego finansowania jednego rodzaju usług systemowych przez inny rodzaj. Konsekwentna wycena świadczonych usług i ich rozliczanie w ramach działań rynków usług systemowych będzie...
-
Redukcja strat mocy w sieciowych systemach fotowoltaicznych za pomocą hybrydowych kolektorów PVT
PublicationEnergia promieniowania słonecznego, zaabsorbowana przez warstwy fotoaktywne systemów fotowoltaicznych (PV), podłączonych do sieci elektroenergetycznej, jest częściowo zamieniana na ciepło w skutek niepełnego procesu konwersji energii słonecznej na energię elektryczną. Na skutek znacznej pojemności cieplnej modułów PV, ciepło skumulowane jest w objętości materiału fotoabsorbera, co prowadzi do wzrostu temperatury roboczej systemu....
-
Stanisław Szczepański prof. dr hab. inż.
People -
Grzegorz Lentka dr hab. inż.
PeopleGrzegorz Lentka obtained his MSc title in electronics, specialization Measurement Systems at Gdańsk University of Technology, Faculty of Electronics, Telecommunications and Informatics in 1996. He obtained the PhD title in 2003 and habilitation in 2014, respectively. Currently he is an professor in Department of Metrology and Optoelectronics. His main scientific interests are focused on digital signal processing for metrology,...
-
High level synthesis with adaptive evolutionary algorithm for solving reliability and thermal problems in reconfigurable microelectronic systems.
PublicationPraca dotyczy badań efektywności adaptacyjnego algorytmu ewolucyjnego (AEA)zastosowanego do syntezy wysokiego poziomu układów cyfrowych CMOS w celu zredukowania rozpraszanej przez nie mocy. W wyniku obniżenia poziomu mocy pobieranej przez układ mikroelektroniczny uzyskuje się zmniejszenie szczytowej i średniej temperatury układu scalonego co z kolei prowadzi do wzrostu niezawodności całego systemu. Podczas przeprowadzonych...
-
Niskomocowy komparator z zatrzaskiem przeznaczony do cyfrowego przetwornika obrazu CMOS
PublicationW artykule zaproponowano realizację analogowego niskomocowego komparatora z zatrzaskiem przeznaczonego do cyfrowego piksela CMOS. Komparator zaprojektowano w technologii 0,35 μm CMOS. Układ zoptymalizowano pod kątem obniżenia poboru mocy ze źródła zasilającego i powierzchni topografii. W projekcie zastosowano techniki redukcji poboru mocy statycznej i dynamicznej. Komparator przebadano symulacyjnie w układzie cyfrowego piksela...
-
Niskomocowy komparator z zatrzaskiem przeznaczony do cyfrowego przetwornika obrazu CMOS
PublicationW artykule zaproponowano realizację analogowego niskomocowego komparatora z zatrzaskiem przeznaczonego do cyfrowego piksela CMOS. Komparator zaprojektowano w technologii 0,35 μm CMOS. Układ zoptymalizowano pod kątem obniżenia poboru mocy ze źródła zasilającego i powierzchni topografii. W projekcie zastosowano techniki redukcji poboru mocy statycznej i dynamicznej. Komparator przebadano symulacyjnie w układzie cyfrowego piksela...
-
Analogowe filtry pasma podstawowego scalonych odbiorników telefonii komórkowej.
PublicationDążenie do obniżenia poboru mocy w odbiornikach telefonii komórkowej zmusza do poszukiwania nowych rozwiązań układowych. Jednym z bloków odbiornika GSM jest dolnoprzepustowy filtr pasma podstawowego. W referacie przedstawiono trzy scalone analogowe filtry pasma podstawowego wykonane w technologii CMOS.
-
Projektowanie układów VLSI
e-Learning CoursesThe lecture tackles the problem of VLSI circuits design. In particular, emphasis is put on the physical design stage and more in-depth discussion of its sub-components. The lecture also focus on detailed explanation of selected numerical algorithms that are utilized in the course of physical design. Specialization: Microelectronic Systems
-
Pikselowy cyfrowy układ CDS przeznaczony do przetwornika obrazu CMOS
PublicationW artykule zaproponowano cyfrowy układ CDS (Correlated Double Sampling) przeznaczony do przetwornika obrazu CMOS. Układ różni się od klasycznych rozwiązań tym, że dwie pamięci przechowujące próbki sygnału wizyjnego zastąpiono jednym licznikiem rewersyjnym. Dzięki tej modyfikacji możliwa jest znaczna redukcja powierzchni układu CDS i umieszczenie go w każdym pikselu przetwornika obrazu CMOS. System został zaprojektowany i przesymulowany...
-
Pikselowy cyfrowy układ CDS przeznaczony do przetwornika obrazu CMOS
PublicationW artykule zaproponowano cyfrowy układ CDS (Correlated Double Sampling) przeznaczony do przetwornika obrazu CMOS. Układ różni się od klasycznych rozwiązań tym, że dwie pamięci przechowujące próbki sygnału wizyjnego zastąpiono jednym licznikiem rewersyjnym. Dzięki tej modyfikacji możliwa jest znaczna redukcja powierzchni układu CDS i umieszczenie go w każdym pikselu przetwornika obrazu CMOS. System został zaprojektowany i przesymulowany...
-
1.2V low-power four-quadrant CMOS transconductance multiplier operating in saturation region.
PublicationW pracy opisano niskomocową strukturę układową liniowego transkonduktancyjnego mnożnika czteroćwiartkowego pracującego w zakresie nasycenia. Układ analizowano z uwzględnieniem standardowego 0,35-mikrometrowego procesu CMOS. Przeprowadzone symulacje przy pomocy programu SPICE wykazały wysoką liniowość w odniesieniu do obu wejść sterujących X, Y. Np. dla sygnału harmonicznego 1 MHz; 0,3Vp-p na wejściu Y uzyskano zniekształcenia...
-
The measurement of input power of power supply in network disturbed by low frequency distortions
PublicationIn the paper authors present results of observation of input power changes versus harmonics amplitude in supply voltage of low-power power supply device. In the study, the electrical measurements supported with thermal imaging were used. The input circuit elements of studied device responsible for input power increase are pointed
-
Odnowa zasobów górnokredowego piętra wodonośnego w rejonie Gdańska
PublicationEksploatowane od ponad 100 lat górnokredowe piętro wodonośne, jest bardzo zasobnym zbiornikiem wód podziemnych. Intensywna eksploatacja w latach 70. i 80. przyczyniła się jednak do znacznej degradacji, zarówno ilościowej jak i jakościowej zasobów tego piętra. Gwałtowna i znaczna redukcja poboru wód niemal natychmiast spowodowała podniesienie ciśnień piezometrycznych, i już pod koniec lat 90-tych obserwowano znaczną redukcję leja...
-
Komputerowa weryfikacja układów cyfrowych CMOS utworzonych z podukładów zasilanych ze źródeł o różnych wartościach napięcia
PublicationW pracy zaprezentowano wyniki komputerowej weryfikacji cyfrowego układu CMOS utworzonego z klastrów, z których każdy jest zasilany odpowiednio malejącymi wartościami napięć. Zbiór klastrów został utworzony przy pomocy algorytmu ECA (Evolutionary Clustering Algorithm) dla potrzeb redukcji mocy pobieranej ze źródła zasilającego. Otrzymane rozwiązanie, charakteryzujące się zmniejszeniem zapotrzebowania na moc, nie powoduje pogorszenia...
-
Proekologiczne przecinanie drewna piłami tarczowymi
PublicationPrzedstawiono możliwość lepszego wykorzystania surowca drzewnego poprzez zastosowanie cienkich pił i zwiększeniu dokładności przecinania. Ponadto, wykazano,że istnieją realne korzyści ekonomiczne w postaci mniejszego zużycia materiału, a także redukcji poboru mocy elektrycznej (w rozpatrywanym przypadku do 18%).
-
Pomiary wskaźników jakości energii elektrycznej w zakładach przemysłowych
PublicationW artykule podano przykłady wyników pomiarów parametrów jakościowych energii elektrycznej w trzech zakładach przemysłowym wyposażonych w znaczną liczbę odbiorników nieliniowych typu: agregaty spawalnicze, zgrzewarki, silniki sterowane z falowników. Pomimo poboru przez podane urządzenia znacznych prądów odkształconych zawartość harmonicznych w napięciu zasilającym jest zgodna z wymaganiami przepisów [2], przy współczynniku THD w...
-
Metody sprzętowej implementacji kryptografii odpornej na kryptoanalizę
PublicationW pracy zaprezentowano problematykę kryptoanalizy implementacji sprzętowych bazującej na informacji z kanału bocznego. Opisano rodzaje ataków pasywnych ze szczególnym uwzględnieniem analizy czasowej i analizy poboru mocy. Przedstawiono podstawowe metody zapobiegania atakom. Zaproponowano metodę projektowania wykorzystującą wyrównywanie mocy w asynchronicznych układach kombinacyjnych oraz w układach synchronicznych. Dokonano implementacji...
-
Zasady określania kosztów sterowania poziomami napięć i rozpływem mocy biernej
PublicationW referacie omawia się proponowane rozwiązania dotyczące wyznaczania kosztów świadczenia usług U i Q, powstających w miejscach generacji/poboru mocy biernej. Odnosi się je do kosztów unikniętych to znaczy tych, które nie zostaną poniesione przez operatorów systemu przesyłkowego lub operatorów systemów rozdzielczych, zamawiających usługi służące do sterowania U i Q (dostawa/pobór mocy biernej w określonych miejscach KSE). Wprowadzono...
-
Analogowy filtr GM-C odbiornika GSM z automatycznym dostrajaniem częstotliwości
PublicationW referacie przedstawiono scalony analogowy filtr CMOS Gm-C z układem automatycznego dostrajania charakterystyk częstotliwościowych, spełniający wymagania filtru kanałowego odbiornika telefonii komórkowej GSM. Jest to w pełni różnicowy dolnoprzepustowy filtr eliptyczny 5-go rzędu, charakteryzujący się niskim poborem mocy (2,4 mW) i małą powierzchnią struktury krzemowej (0,31 mm2). Częstotliwość graniczna filtru jest dostrajana...
-
Programowalny zlinearyzowany wzmacniacz transkonduktancyjny CMOS
PublicationW artykule przedstawiono metodę linearyzacji wzmacniacza transkonduktancyjnego CMOS wykorzystującą sprzężenie w przód. Zaproponowany wzmacniacz składa się ze wzmacniaczy różnicowych MOS oraz rezystora służącego jako odniesienie. W rezultacie otrzymujemy efektywną metodę linearyzacji charakterystyk przejściowych wzmacniacza transkonduktancyjnego. Programowanie wartości transkonduktancji wzmacniacza realizowane jest z zastosowaniem...
-
Provisioning Concepts for the Future Internet IIP Initiative
PublicationArtykuł prezentuje strategię wymiarowania zasobów sieci dla architektury Internetu Przyszłości zwanego Systemem IIP. Opisuje również relację zasad wymiarowania sieci w odniesieniu do metod zarządzania siecią. Opisane są dwie proponowane metody wymiarowania wraz niezbędnymi danymi wejściowymi. Pierwsze podejście stanowi problem optymalizacyjny z funkcją celu minimalizacji całkowitego poboru mocy. Drugie rozwiązanie bazuje na podejściu...
-
Elektrownie i elektrociepłownie jądrowe źródłem ciepła dla systemów ciepłowniczych
PublicationOmówiono przyczyny wzrostu powszechnego zainteresowania energetyką jądrową na świecie. Przytoczono dane charakteryzujące zmiany mocy elektrycznej zainstalowanej w jądrowych blokach energetycznych na świecie oraz prognozy zmian tej mocy w perspektywie do 2030r. Zwrócono uwagę na możliwość wytwarzania na bazie paliwa jądrowego również ciepła użytecznego. Przedstawiono dotychczasowe doświadczenia w wykorzystaniu elektrowni jądrowych...
-
Regulacja napięcia w sieci nN z rozproszonymi źródłami energii
PublicationPodłączanie rozproszonych źródeł energii do sieci energetycznych niskiego napięcia powoduje powstawanie problemów zmienności i niesymetrii napięcia, zwłaszcza w przypadku dużych odległości od transformatora zasilającego. W skrajnych przypadkach zachodzi konieczność redukcji mocy generowanej przez źródło podczas oddawaniu energii do sieci. Rozwiązaniem tego problemu jest zastosowanie energoelektronicznego regulatora napięcia składającego...
-
Dostrajanie obwodów rezonansowych w systemach bezprzewodowego zasilania sensorów medycznych
PublicationW artykule opisano odbiornik energii transmitowanej bezprzewodowo z automatycznym dostrajaniem obwodu rezonansowego, służący do zasilania miniaturowej kapsułki endoskopowej. Odbiornik jest wyposażony w układ zarządzania energią, który steruje automatycznym dostrajaniem obwodu rezonansowego oraz stabilizuje napięcie zasilania ustawiane w zakresie 1,2 – 1,8 V. Przeprowadzone pomiary prototypowego układu scalonego, wykonanego w technologii...
-
Scalony analogowy filtr kanałowy CMOS wielosystemowego odbiornika komunikacji bezprzewodowej
PublicationNa przestrzeni ostatnich lat powstało wiele nowych standardów komunikacji bezprzewodowej, co prowadzi do zwiększonego zapotrzebowania na urządzenia wielosystemowe. Konieczność zmniejszenia kosztów produkcji, obniżenia pobieranej mocy i zmniejszenia rozmiarów tych urządzeń zmusza do poszukiwania nowych rozwiązań układowych. Jednym z ważniejszych bloków toru odbiornika telefonii bezprzewodowej jest dolnoprzepustowy filtr kanałowy....
-
Design of a 3.3V four-quadrant analog CMOS multiplier
PublicationW pracy przedstawiono dwa czterokwadrantowe mnożniki analogowe CMOS pracujące przy napięciu zasilania 3.3V. Układy wykorzystują tranzystory MOS pracujące zarówno w zakresie nasycenia jak i w zakresie triodowym. Wyniki symulacji komputerowych pokazują, że współczynnik zawartości harmonicznych (THD) sygnału wyjściowego jest mniejszy niż 0.75% dla sygnału wejściowego o amplitudzie 1V o częstotliwości 10MHz. Pasmo 3dB układu wynosi...
-
Układ bezpośredniej syntezy częstotliwości DDFS o obniżonym poborze mocy
PublicationW artykule zaprezentowano koncepcje układu bezpośredniej syntezy częstotliwości DDFS (ang. Direct Digital Frequency Synthesizer) opartego o aproksymację wielomianową. Układ zamiany fazy na sinus wykorzystuje jedynie analogowe funktory, tj. mnożniki oraz wzmacniacze operacyjne. Skutkuje to znaczącym obniżeniem poboru mocy oraz zmniejszeniem powierzchni układu w stosunku do rozwiązań wykorzystujących jedynie komponenty cyfrowe. Zastosowanie...
-
Analogowy filtr Gm-C odbiornika GSM z automatycznym dostrajaniem częstotliwości
PublicationW referacie przedstawiono scalony analogowy filtr CMOS Gm-C z układem automatycznego dostrajania charakterystyk częstotliwościowych, spełniający wymagania filtru kanałowego odbiornika telefonii komórkowej GSM. Jest to w pełni różnicowy dolnoprzepustowy filtr eliptyczny 5-go rzędu, charakteryzujący się niskim poborem mocy (2,4 mW) i małą powierzchnią struktury krzemowej (0,31 mm2). Częstotliwość graniczna filtru jest dostrajana...
-
Programmable linearized CMOS OTA for fully differential continuous-time filter design
PublicationW artykule przedstawiono metodę linearyzacji wzmacniacza wykorzystującą sprzężenie w przód. Wzmacniacz składa się z par różnicowych i referencyjnego rezystora. W wyniku uzyskano skuteczną metodę linearyzacji charakterystyk przejściowych wzmacniacza. Programowalność wartości transkonduktancji wzmacniacza realizowana jest poprzez lustro prądowe. Wykonane symulacje komputerowe SPICE z użyciem modeli dla technologii 0.35um AMS CMOS...
-
Analog multiplier for a low-power integrated image sensor
PublicationArtykuł przedstawia nowe podejście do projektowania tanich niskomocowych zintegrowanych sensorów optycznych. W odróżnieniu od wcześniej stosowanych rozwiązań opartych na masowym przetwarzaniu równoległym, zaproponowany mnożnik macierzowy charakteryzuje się korzystniejszymi cechami. Proponowane rozwiązanie, chociaż mniej elastyczne w sensie liczby możliwych do zaimplementowania algorytmów wstępnej obróbki obrazu, cechuje się znaczącą...
-
Analog multiplier for a low-power integrated image sensor
PublicationArtykuł przedstawia nowe podejście do projektowania tanich niskomocowych zintegrowanych sensorów optycznych. W odróżnieniu od wcześniej stosowanych rozwiązań opartych na masowym przetwarzaniu równoległym, zaproponowany mnożnik macierzowy charakteryzuje się korzystniejszymi cechami. Proponowane rozwiązanie, chociaż mniej elastyczne w sensie liczby możliwych do zaimplementowania algorytmów wstępnej obróbki obrazu, cechuje się znaczącą...
-
Mikroelektroniczny system wizyjny CMOS do endoskopii kapsułkowe z bezprzewodową transmisją danych i mocy zasilającej
ProjectsProject realized in Faculty of Electronics, Telecommunications and Informatics according to UMO-2011/03/B/ST7/03547 agreement from 2012-08-30
-
Programmable feedforward linearized CMOS OTA for fully differential continuous-time filter design
PublicationW artykule przedstawiono metodę linearyzacji wzmacniacza transkonduktancyjnego (OTA) CMOS z zastosowaniem sprzężenia w przód. Wzmacniacz zbudowany jest z użyciem prostych par różnicowych, wzmacniacza w pętli sprzężenia zwrotnego do samoregulacji transkonduktancji wzmacniaczy oraz liniowej rezystancji odniesienia (R). W wyniku uzyskano znaczną linaryzację charakterystyk przejściowych wzmacniacza OTA. Symulacje komputerowe SPICE...
-
Zastosowanie mikrokontrolerów AVR w układzie sterowania przenośnika wibracyjnego
PublicationWspółcześnie cyfrowe technologie umożliwiają wprowadzenie nowych rozwiązań technicznych w zakresie generowania i przetwarzania sygnałów elektrycznych małej i dużej mocy stosowanych w sterowaniu działania urządzeń mechanicznych i napędów. Ma to zasadniczy wpływ na wybór układów napędowych, które można stosować w nowoczesnych urządzeniach. Celowe jest zastosowanie nowych rozwiązań pozwalających na eliminację niekorzystnych postaci...
-
Mikroprocesorowa technika niezależnego sterowania amplitudą i częstością drgań przenośnika wibracyjnego
PublicationWspółcześnie cyfrowe technologie umożliwiają wprowadzenie nowych rozwiązań technicznych w zakresie generowania i przetwarzania sygnałów elektrycznych małej i dużej mocy stosowanych w sterowaniu działania urządzeń mechanicznych i napędów. Ma to zasadniczy wpływ na wybór układów napędowych, które można stosować w nowoczesnych urządzeniach. Celowe jest zastosowanie nowych rozwiązań pozwalających na eliminację niekorzystnych postaci...
-
Interface circuit for impedance sensors using two specialized single-chip microsystems
PublicationW artykule przedstawiono obwód interfejsu przeznaczony do pomiaru parametrów impedancyjnych czujników lub celek pomiarowych instalowanych na obiektach technicznych. Umożliwia on pomiar modułu i argumentu impedancji w zakresie 10ohm
-
Projektowanie siłowni z silnikami spalinowymi - W/L, MiBM, sem.02
e-Learning CoursesZadania i elementy (symbole graficzne) siłowni lądowych oraz okrętowych z tłokowymi silnikami spalinowymi. Konstrukcja silników średniej i dużej mocy wykorzystywanych w siłowniach spalinowych. Parametry konstrukcyjne i wskaźniki porównawcze oraz charakterystyki tłokowych silników spalinowych, bilans cieplny siłowni. Współpraca silnika tłokowego z odbiornikiem, dobór silnika, typy układów napędowych, współpraca kilku silników. Główne...
-
Hardware realization of shadow detection algorithm in FPGA
PublicationW referacie opisano problem detekcji cieni w sekwencjach wideo. Na podstawie metod znanych z literatury opracowano algorytm detekcji cieni, działający w czasie rzeczywistym i przeznaczony do realizacji sprzętowej w układzie FPGA. Algorytmy zostały przetestowane i porównane w środowisku MATLAB. Za pomocą języka VHDL zrealizowano system detekcji cieni wykorzystujący opracowany algorytm i zaimplementowano go w układzie Virtex-4. Został...
-
Active Linear Tunable Resistance Element and Application to Feedforward Linearization of CMOS Transconductance Amplifier
PublicationW pracy przedstawiono koncepcję układową przestrajalnego rezystora liniowego MOS wykorzystującego tranzystory pracujące w zakresie triodowym. Opracowana struktura, jak wykazały symulacje komputerowe, charakteryzuje się dobrymi właściwościami zarówno jeżeli chodzi o zakres przestrajania jak i liniowość charakterystyk przejściowych. Pozwoliło to efektywnie wykorzystać prezentowany element do linearyzacji operacyjnego wzmacniacza...
-
Sun shines also in Poland - PV's global market and its future in Poland
PublicationNiekorzystne zmiany klimatyczne stanowią wyzwanie do poszukiwania konkurencyjnych ekotechnologii. Fotowoltaika ma szansę stać się ważnym źródłem energii w 21 wieku na całym świecie. Systemy fotowoltaiczne (PV) dostarczają energii elektrycznej w wyniku konwersji energii promieniowania słonecznego i przewiduje się, że wniosą one znaczący wkład w systemy energetyczne dzięki stałemu postępowi technologicznemu w tej dziedzinie i znaczącej...
-
Active-Error Feedforward Technique for Linearization of CMOS Transconductance Amplifier
PublicationW pracy przedstawiono koncepcję układową operacyjnego wzmacniacza transkonduktancyjnego CMOS o zwiększonej liniowości charakterystyk przejściowych. Proponowana struktura wzmacniacza transkonduktancyjnego opiera się na wykorzystaniu prostych transkonduktorów realizowanych za pomocą par różnicowych. Linearyzacja charakterystyki przejściowej układu następuje dzięki zastosowaniu w ścieżce "feedforward" wzmacniacza błędu. Wzmacniacz...
-
Hardware-Software Implementation of a Sensor Network for CityTraffic Monitoring Using the FPGA- and ASIC-Based Sensor Nodes
PublicationArtykuł opisuje prototypową sieć sensorową do monitorowania ruchu pojazdów w mieście. Węzły sieci sensorowej, wyposażone w kamerę o niskiej rozdzielczości, obserwują ulice i wykrywają poruszające się obiekty. Detekcja obiektów jest realizowana w oparciu o własny algorytm segmentacji obrazów, wykorzystujący podwójne odejmowanie tła, wykrywanie krawędzi i cieni, działający na dedykowanym systemie mikroelektronicznym typu ''System...