Filtry
wszystkich: 1977
-
Katalog
- Publikacje 1406 wyników po odfiltrowaniu
- Osoby 124 wyników po odfiltrowaniu
- Wynalazki 6 wyników po odfiltrowaniu
- Projekty 26 wyników po odfiltrowaniu
- Laboratoria 11 wyników po odfiltrowaniu
- Zespoły Badawcze 24 wyników po odfiltrowaniu
- Kursy Online 359 wyników po odfiltrowaniu
- Wydarzenia 19 wyników po odfiltrowaniu
- Oferty 1 wyników po odfiltrowaniu
- Dane Badawcze 1 wyników po odfiltrowaniu
wyświetlamy 1000 najlepszych wyników Pomoc
Wyniki wyszukiwania dla: OPTYMALIZACJA UKŁADÓW CYFROWYCH
-
Evolutionary design and optimization of combinational digital circuits with respect to transistor count.
PublikacjaW artykule przedstawiono możliwość wykorzystania algorytmu ewolucyjnego do projektowania i optymalizacji cyfrowych układów kombinacyjnych w odniesieniu do liczby tranzystorów. Zastosowano chromosomy o budowie wielowarstwowej zwiększające wydajność algorytmu. Zaprojektowano, wykorzystując zaproponowaną metodę, cztery układy kombinacyjne o tabelach logicznych wybranych z literatury. Uzyskane wyniki są w wielu przypadkach lepsze...
-
Metody projektowania ułatwiającego testowanie dla układów cyfrowych
PublikacjaPrzedstawiono przegląd metod ułatwiających testowanie DFT (Design for Testability) dla układów cyfrowych. Zaprezentowano metody stosowane na poziomie układów scalonych, pakietów oraz systemów elektronicznych. Pokazano heurystyczne metody projektowania pozwalające na zwiększenie sterowalności i obserwowalności układów oraz metody strukturalne, a wśród nich układy BILBO (Built-In Logic Block Observer), BIST (Built-In Self Test),...
-
Weryfikacja asynchronicznych układów cyfrowych w strukturach FPGA
PublikacjaW artykule przedstawione zostały podstawowe informacje dotyczące typowych klas układów asynchronicznych. Wymienione klasy zostały następnie przeanalizowane pod kątem możliwości ich implementacji w układach programowalnych FPGA. Klasa "micropipelines" omówiona została dokładniej. W tej klasie został zaimplementowany w układzie FPGA typu Virtex2 przykładowy procesor asynchroniczny realizujący listę rozkazów swojego synchronicznego...
-
Design and optimisation of combinational digital circuits using modified evolutionary algorithm.Projektowanie i optymalizacja kombinacyjnych układów cyfrowych przy użyciu zmodyfikowanego algorytmu ewolucyjnego.
PublikacjaW pracy przedstawiono możliwości projektowania i optymalizacji układów kombinacyjnych przy użyciu zmodyfikowanych algorytmów ewolucyjnych. Modyfikacja algorytmów polega na wprowadzeniu chromosomów wielowarstwowych i operatorów działających na nich. Wyniki projektowania czterech układów kombinacyjnych uzyskanych uzyskane tą metodą porównano z następującymi metodami opisanymi w literaturze jak: Mapy Karnaugh, metoda Quine-McCluskey...
-
Testowanie układów cyfrowych z wykorzystaniem magistrali IEEE 1149.7
PublikacjaPrzedstawiono opracowaną w grudniu 2009 r. cyfrową magistralę testującą IEEE 1149.7 przeznaczoną do testowania i debuggingu wielordzeniowych układów wbudowanych. W stosunku do magistrali IEEE1149.1, której jest rozszerzeniem, magistrala IEEE1149.7 zapewnia zredukowaną do dwóch liczbę wyprowadzeń, możliwość pracy w konfiguracji gwiazdowej, indywidualne adresowanie urządzeń, eliminację ze ścieżki brzegowej nieaktywnych układów, zarządzanie...
-
Evolutionary optimization of combinational digital circuits with current-mode gates with respect to transistor count
PublikacjaW artykule przedstawiono metodę ewolucyjnej minimalizacji liczby tranzystorów w cyfrowym układzie kombinacyjnym, zrealizownaym z wykorzystaniem bramek pracujących w trybie prądowym. W zastosowanym algorytmie ewolucyjnym zastosowano chromosomy o budowie wielowarstwowej, przez co zwiększono wydajność optymalizacji. Wyniki otrzymane z wykorzystaniem proponowanej metody zostały porównane z rezultatami osiągniętymi za pomocą map Karnough...
-
Wielokryterialna optymalizacja parametryczna układów z zastosowaniem algorytmów ewolucyjnych
PublikacjaKsiążka przedstawia metody optymalnego projektowania układów, które służą na przykład przetwarzaniu sygnałów, automatycznemu sterowaniu, diagnostyce itp., oparte na sztucznej inteligencji. Poza realizacją podstawowych funkcji układy takie powinny odznaczać się również innymi praktycznymi cechami, takimi jak odporność na zmiany istotnych parametrów projektowych czy też niewrażliwość na zewnętrzne zakłócenia. W tego rodzaju zadaniach...
-
Wielokryterialna rodzajnikowa optymalizacja ewolucyjna układów sterowania i diagnostyki
PublikacjaW pracy rozważa się problem optymalizacji wielokryterialnej. Zadania tego rodzaju mogą być skutecznie rozwiązywane za pomocą metod ewolucyjnych z zastosowaniem zaproponowanego ostatnio pojęcia genetycznego rodzajnika, wywodzonego ze stopnia przystosowania analizowanych osobników (rozwiązań) i stosowanego podczas krzyżowania w procesie wielokryterialnej optymalizacji. Do oceny uzyskiwanych rozwiązań tego rodzaju problemów wykorzystywać...
-
Wielokryterialna optymalizacja parametryczna układów z zastosowaniem algorytmów ewolucyjnych
PublikacjaNiniejsza rozprawa prezentuje możliwości zastosowania podejścia genetycznego do zagadnień wielokryterialnej optymalizacji w przestrzeniach wielowymiarowych z wykorzystaniem koncepcji optymalności w sensie Pareto. Doktorant przedstawia efektywne procedury rozwiązywania problemów projektowych definiowanych w postaci zadań wielokryterialnej syntezy układów przetwarzania sygnałów. W szczególności uwzględniono dwa przykładowe zadania...
-
Ewolucyjna minimalizacja poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych
PublikacjaW artykule przedstawiono zastosowanie algorytmu ewolucyjnego do minimalizacji poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych. Przy użyciu proponowanej metody dokonano wyboru kolejności podawania na wejścia układu wektorów testowych, aby liczba przełączeń bramek wchodzących w jego skład była jak najmniejsza. Pod uwagę wzięto cztery układy wybrane z literatury. Otrzymane wyniki wskazują, że możliwe jest...
-
Zastosowanie magistrali testującej IEEE 1149.6 do diagnostyki układów cyfrowych sprzężonych pojemnościowo
PublikacjaPrzedstawiono magistralę ułatwionego testowania standardu IEEE 1149.6 przeznaczoną do diagnostyki złożonych układów cyfrowych sprzężonych pojemnościowo. Zaprezentowano metody transmisji sygnałów cyfrowych o b. wysokich częstotliwościach, a następnie przedstawiono rozwiązania kluczowych elementów magistrali: komórkę brzegowego rejestru wyjściowego z nadajnikiem sygnałów testowych oraz detektor sygnałów różnicowych o sprzężeniu pojemnościowym....
-
Ewolucyjne projektowanie kombinacyjnych układów cyfrowych: stan obecny, główne problemy i perspektywy
PublikacjaW pracy przedstawiono stan obecny, główne problemy oraz perspektywy dotyczące ewolucyjnego projektowania kombinacyjnych układów cyfrowych. Krótko scharakteryzowano istniejące algorytmy ewolucyjnego projektowania układów kombinacyjnych oraz przedstawiono ich ogólną koncepcję. Wskazano również główne problemy tych algorytmów oraz potencjalne sposoby ich eliminacji.
-
Zastosowanie oprogramowania COMSIS do oceny dynamicznej odporności na zakłócenia cyfrowych układów kombinacyjnych.
PublikacjaWyniki badania odporności układów cyfrowych na zakłócenie dynamiczne w istotny sposób zależą od parametrów sygnału stymulującego. Proponowana metodyka zakłada pobudzanie badanego układu sygnałem szumu białego o określonej szerokości pasma częstotliwości. Badania symulacyjne z modelem układu progowego oraz szybkiego komparatora z histerezą przeprowadzono w środowisku COMSIS. Uzyskane wyniki potwierdzają, że im węższe pasmo szumu...
-
Projekt architektury komputerowego systemu do redukcji poboru mocy cyfrowych układów VLSI CMOS
PublikacjaW pracy przedstawiono architekturę komputerowego systemu redukcji poboru mocy w cyfrowych układach VLSI CMOS. Opisano przypadki użycia systemu, wynikający z nich podział na komponenty oraz założenia dotyczące danych wejściowych. Szczegółowo opisane zostały wszystkie komponenty wchodzące w skład systemu oraz ich zadania, a także główne cechy przedstawionej architektury, z których najważniejszą jest zapewnienie modułowej konstrukcji...
-
Optymalizacja działania wybranych układów kombinowanych silnik o zapłonie samoczynnym - turbina parowa
PublikacjaW artykule przedstawiono optymalizację wybranych układów kombinowanych silnik o zapłonie samoczynnym – turbina parowa. Do rozważań przyjęto układy kombinowane z kotłem utylizacyjnym jednociśnieniowym, z obiegiem jednociśnieniowym zawierającym dodatkowy odparownik niskoci-śnieniowy zasilający odgazowywacz oraz z obiegiem dwuciśnieniowym. Porównano uzyskane dodat-kowe moce, sprawności z wykorzystaniem ciepła zawartego w spalinach...
-
Dobór optymalnej liczby jednostek funcjonalnych dla realizacji syntezy wysokiego poziomu układów cyfrowych
PublikacjaW pracy przedstawiono algorytm MNP (ang. minimization the number of procesing elements) wyznaczający liczbę jednostek funkcjonalnych niezbędnych do syntezy wysokiego poziomu zadania opisanego grafem przepływu danych (DFG - ang. data flow graph). Liczba jednostek funkcjonalnych wyznaczana przez prezentowany algorytm jest optymalna zarówno z punktu widzenia kosztów wykonania układu, jak i szybkości jego działania. Rozwiązanie tego...
-
Porównanie wybranych algorytmów szeregowania zadań dla potrzeb redukcji poboru mocy cyfrowych układów CMOS.
PublikacjaSzeregowanie zadań stosowane dla potrzeb redukcji poboru mocy cyfrowych układów CMOS prowadzi do problemów NP trudnych. Stąd też brakuje analitycznych algorytmów gwarantu-jących uzyskanie optymalnego rozwiązania w akceptowalnym czasie. Praca prezentuje porównanie jakości rozwiązań wyznaczonych heurystycznymi algorytmami szeregowania zadań stosowanych na etapie syntezy wysokiego poziomu cyfrowych układów CMOS, które zostały uzyskane...
-
Formalizm i metody szeregowania zadań dla potrzeb redukcji poboru mocy cyfrowych układów CMOS
PublikacjaW pracy przedstawiono związki pomiędzy modelami formalnymi stosowanymi w klasycznym szeregowaniu zadań a metodami wykorzystywanymi w syntezie wysokiego poziomu układów cyfrowych CMOS. Zagadnienia optymalizacyjne pojawiające się w obu tych problemach mogą być w pewnym sensie transformowalne. Pozwala to na przenoszenie wybranych metod rozwiązań z jednego problemu do drugiego.
-
Porównanie wybranych algorytmów systemu APR dla potrzeb redukcji poboru mocy cyfrowych układów CMOS
PublikacjaPraca dotyczy porównania czterech wybranych algorytmów wchodzacych w skład systemu APR (ang. Adaptive Power Reduction). Przeprowadzono weryfikację zmodyfikowanych heurystycznych algorytmów IIOI, UNILO i MAREL oraz nowego algorytmu hybrydowego (HSA) dla potrzeb syntezy wysokiego poziomu (HLS od ang. High Level Synthesis) z redukcją poboru mocy układów cyfrowych CMOS. Pozwalają one na zwiększenie poziomu redukcji mocy rozpraszanej...
-
Supply current spectrum estimation of digital cores at early design
PublikacjaPrzedstawiono nową aproksymacyjną metodę obliczania widma prądu zasilania układów cyfrowych. Metoda oparta jest na charakterystyce impulsów prądowych w kategoriach ich czasu narastania, opadania i długości impulsu. Górną granicę widma (obwiednię) można obliczyć posługując się gęstością prawdopodobieństwa zmian stanu sygnałów w węzłach układu cyfrowego. W odróżnieniu od znanych metod, metoda proponowana wykorzystuje ograniczoną...