Search
dr hab. inż. Bogdan Pankiewicz
Employment
- Associate professor at Department of Microelectronic Systems
Publications
Filters
total: 53
Catalog Publications
Year 2024
-
Field Calibration of Low-Cost Particulate Matter Sensors Using Artificial Neural Networks and Affine Response Correction
PublicationDue to detrimental effects of atmospheric particulate matter (PM), its accurate monitoring is of paramount importance, especially in densely populated urban areas. However, precise measurement of PM levels requires expensive and sophisticated equipment. Although low-cost alternatives are gaining popularity, their reliability is questionable, attributed to sensitivity to environmental conditions, inherent instability, and manufacturing...
-
On Accelerated Metaheuristic-Based Electromagnetic-Driven Design Optimization of Antenna Structures Using Response Features
PublicationDevelopment of present-day antenna systems is an intricate and multi-step process requiring, among others, meticulous tuning of designable (mainly geometry) parameters. Concerning the latter, the most reliable approach is rigorous numerical optimization, which tends to be re-source-intensive in terms of computing due to involving full-wave electromagnetic (EM) simu-lations. The cost-related issues are particularly pronounced whenever...
-
On Memory-Based Precise Calibration of Cost-Efficient NO2 Sensor Using Artificial Intelligence and Global Response Correction
PublicationNitrogen dioxide (NO2) is a prevalent air pollutant, particularly abundant in densely populated urban regions. Given its harmful impact on health and the environment, precise real-time monitoring of NO2 concentration is crucial, particularly for devising and executing risk mitigation strategies. However, achieving precise measurements of NO2 is challenging due to the need for expensive and cumbersome equipment. This has spurred...
-
Statistical Data Pre-Processing and Time Series Incorporation for High-Efficacy Calibration of Low-Cost NO2 Sensor Using Machine Learning
PublicationAir pollution stands as a significant modern-day challenge impacting life quality, the environment, and the economy. It comprises various pollutants like gases, particulate matter, biological molecules, and more, stemming from sources such as vehicle emissions, industrial operations, agriculture, and natural events. Nitrogen dioxide (NO2), among these harmful gases, is notably prevalent in densely populated urban regions. Given...
Year 2022
-
A Surrogate-Assisted Measurement Correction Method for Accurate and Low-Cost Monitoring of Particulate Matter Pollutants
PublicationAir pollution involves multiple health and economic challenges. Its accurate and low-cost monitoring is important for developing services dedicated to reduce the exposure of living beings to the pollution. Particulate matter (PM) measurement sensors belong to the key components that support operation of these systems. In this work, a modular, mobile Internet of Things sensor for PM measurements has been proposed. Due to a limited...
Year 2021
-
Application of Open-Hardware-Based Solutions for Rapid Transition From Stationary to the Remote Teaching Model During Pandemic
PublicationWhile research indicates usefulness of remote laboratories in teaching of digital hardware systems, their main application is to complement stationary classes. This work presents a low-cost, scalable architecture that supports rapid transformation of teaching to a model based solely on remote access mechanisms. Background: Adaptation of online laboratory solutions from the literature to en-masse teaching of digital circuits is...
Year 2020
-
Photoplethysmographic Time-Domain Heart Rate Measurement Algorithm for Resource-Constrained Wearable Devices and its Implementation
PublicationThis paper presents an algorithm for the measurement of the human heart rate, using photoplethysmography (PPG), i.e., the detection of the light at the skin surface. The signal from the PPG sensor is processed in time-domain; the peaks in the preprocessed and conditioned PPG waveform are detected by using a peak detection algorithm to find the heart rate in real time. Apart from the PPG sensor, the accelerometer is also used to...
-
Stress Monitoring System for Individuals with Autism Spectrum Disorders
PublicationIn this article, a stress monitoring system tailored for individuals with Autism Spectrum Disorders (ASD) and developed for the educational institution is presented. People with ASD face problems with effective stress management due to their high self-perceived levels of stress, poor ability to cope with it, and dificulties with the accurate detection of the source of stress. Consistently, being able to measure stress appears to...
Year 2018
-
Support for Employees with ASD in the Workplace Using a Bluetooth Skin Resistance Sensor–A Preliminary Study
PublicationThe application of a Bluetooth skin resistance sensor in assisting people with Autism Spectrum Disorders (ASD), in their day-to-day work, is presented in this paper. The design and construction of the device are discussed. The authors have considered the best placement of the sensor, on the body, to gain the most accurate readings of user stress levels, under various conditions. Trial tests were performed on a group of sixteen...
Year 2017
-
Multiple output second-generation current conveyor utilizing high frequency output stage
PublicationIn this paper a multiple output second-generation current conveyor (MOCCII) is presented. The main advantage of the proposed general circuit architecture over a typical structure, well known in the literature, is the use of a high passband multiple output current mplifier block instead of cascaded current mirrors. It gives similar frequency responses for all the outputs of the current conveyor and also maintains simplicity of the...
-
Programmable Input Mode Instrumentation Amplifier Using Multiple Output Current Conveyors
PublicationIn this paper a programmable input mode instrumentation amplifier (IA) utilising second generation, multiple output current conveyors and transmission gates is presented. Its main advantage is the ability to choose a voltage or current mode of inputs by setting the voltage of two configuration nodes. The presented IA is prepared as an integrated circuit block to be used alone or as a sub-block in a microcontroller or in a field...
Year 2016
-
Akcelerator predykcji wewnątrzramkowej H.264 do kompresji obrazu w sensorach wizyjnych
PublicationW komunikacie przedstawiono konfigurowalny cyfrowy akcelerator predykcji wewnątrzramkowej przeznaczony dla enkodera wideo standardu H.264. Akcelerator realizuje predykcję typu „intra” dla makrobloków luminancji o wymiarach 4x4 i 16x16. Akcelerator wstępnie zaimplementowano w układzie FPGA, gdzie został on pomyślnie zweryfikowany, a następnie zaimplementowano go w układzie ASIC w technologii UMC 90 nm. Szczegółowe wyniki testów...
-
Akcelerator predykcji wewnątrzramkowej H.264 do kompresji obrazu w sensorach wizyjnych
PublicationW artykule przedstawiono konfigurowalny cyfrowy akcelerator predykcji wewnątrzramkowej przeznaczony dla enkodera wideo standardu H.264. Akcelerator realizuje predykcję typu „intra” dla makrobloków luminancji o wymiarach 4x4 i 16x16. Akcelerator wstępnie zaimplementowano w układzie FPGA, gdzie został on pomyślnie zweryfikowany, a następnie zaimplementowano go w układzie ASIC w technologii UMC 90 nm. Szczegółowe wyniki testów akceleratora...
-
Multiple output CMOS current amplifier
PublicationIn this paper the multiple output current amplifier basic cell is proposed. The triple output current mirror and current follower circuit are described in detail. The cell consists of a split nMOS differential pair and accompanying biasing current sources. It is suitable for low voltage operation and exhibits highly linear DC response. Through cell devices scaling, not only unity, but also any current gains are achievable. As...
Year 2015
-
Accelerated simulation-driven design optimisation of compact couplers by means of two-level space mapping
PublicationIn this study, the authors discuss a robust and efficient technique for rapid design of compact couplers. The approach exploits two-level space mapping (SM) correction of an equivalent circuit model of the coupler structure under design. The first SM layer (local correction) is utilised to ensure good matching between the equivalent circuit and the electromagnetic model at the component level. Subsequent global correction allows...
-
Akcelerator transformacji DCT do kompresji obrazu w sensorach wizyjnych
PublicationW komunikacie przedstawiono konfigurowalny cyfrowyakcelerator transformacji DCT przeznaczony dla enkodera wideo standardu H.264. Akcelerator realizuje także odwrotnątransformacjęDCT oraz kwantyzację i dekwantyzację. Akcelerator początkowo zaimplementowano w układzie FPGA. Został on pomyślnie zweryfikowany, a następnie zaimplementowany w układzie ASIC w technologiiUMC 90 nm. Szczegółowe wyniki testów akceleratora ASIC zostały...
-
Akcelerator transformacji DCT do kompresji obrazu w sensorach wizyjnych
PublicationW komunikacie przedstawiono konfigurowalny cyfrowy akcelerator transformacji DCT przeznaczony dla enkodera wideo standardu H.264. Akcelerator realizuje także odwrotnątransformacjęDCT oraz kwantyzacjęi dekwantyzację. Akcelerator początkowo zaimplementowano w układzie FPGA. Zostałon pomyślnie zweryfikowany, a następnie zaimplementowany w układzie ASIC w technologii UMC 90 nm. Szczegółowe wyniki testów akceleratora ASIC zostały...
-
COMPARISON OF SYSTEM ON CHIP TECHNOLOGIES FOR SPACE APPLICATIONS
PublicationThe paper presents a review of technologies available for the implementation of digital and mixed signal systems, particularly the system on a chip (SoC) for space applications. The phenomena encountered in the space environment are briefly presented, together with the known solutions, regarding the design of complex electronic systems. The most important norms regarding single die integrated circuits designed for space are also...
-
Cost-Efficient Design Methodology for Compact Rat-Race Couplers
PublicationIn this article, a reliable and low-cost design methodology for simulation-driven optimization of miniaturized rat-race couplers (RRCs) is presented. We exploit a two-stage design approach, where a composite structure (a basic building block of the RRC structure) is first optimized using a pattern search algorithm, and, subsequently, the entire coupler is tuned by means of surrogate-based optimization (SBO) procedure. SBO is executed...
-
Multiple output differential OTA with linearizing bulk-driven active-error feedback loop for continuous-time filter applications
PublicationA CMOS circuit realization of a highly linear multiple-output differential operational transconductance amplifier (OTA) has been proposed. The presented approach exploits a differential pair as an input stage with both the gate and the bulk terminals as signal ports. For the proposed OTA, improved linearity is obtained by means of the active-error feedback loop operating at the bulk terminals of the input stage. SPICE simulations...
Year 2014
-
Bulk linearized CMOS differential pair transconductor for continuous-time OTA-C filter design
PublicationIn this paper, the MOS differential pair driven simultaneously from gates and bulk terminals is described. An approximated analytical solution of the voltage to current transfer function has been found for the proposed circuit. Four possible combinations of gate and bulk connections of the input signal are presented. Basing on the configuration giving the best linearity, the operational transconductance amplifier (OTA) has been designed...
-
Cyfrowy akcelerator wybranych modułów standardu kompresji wideo H.264
PublicationW komunikacie przedstawiono konfigurowalny cyfrowy akcelerator estymacji ruchu (motion estimation) przeznaczony dla enkodera wideo standardu H.264. Akcelerator został wstępnie zaimplementowany w układzie FPGA VIRTEX6-VLX365T, a następnie w układzie ASIC w technologii UMC 90 nm. Obie implementacje zostały zweryfikowane pozytywnie, a szczegółowe wyniki symulacji i pomiarów akceleratora ASIC zostały porównane z innymi dostępnymi w...
-
Cyfrowy akcelerator wybranych modułów standardu kompresji wideo H.264
PublicationW artykule przedstawiono konfigurowalny cyfrowy akcelerator estymacji ruchu przeznaczony dla enkodera wideo standardu H.264. Akcelerator został zaimplementowany w technologii FPGA oraz w układzie ASIC w technologii UMC 90 nm. Obie implementacje zostały zweryfikowane, a szczegółowe wyniki pomiarów akceleratora ASIC zostały porównane z innymi dostępnymi w literaturze propozycjami. System został zoptymalizowany do współpracy z oprogramowaniem...
Year 2013
-
ASIC Design Example of Complex SoC with FPGA Prototyping
PublicationThe paper presents an example of the System on a Chip design, where the FPGA prototyping has been used. Two FPGA prototypes have been realized. The first FPGA prototype uses AVNET board containing Xilinx Virtex4 device accompanied by custom board with required devices. The second FPGA prototype has been built using the custom PCB with Xilinx Virtex-4 XC4VLX60 FPGA accompanied by all needed external components. The final system...
-
ASIC Design Example of Complex SoC with FPGA Prototyping
PublicationThe paper presents an example of the System on a Chip design, where the FPGA prototyping has been used. Two FPGA prototypes have been realized. The first FPGA prototype uses AVNET board containing Xilinx Virtex4 device accompanied by custom board with required devices. The second FPGA prototype has been built using the custom PCB with Xilinx Virtex-4 XC4VLX60 FPGA accompanied by all needed external components. The final system...
-
Hardware-Software Implementation of a Sensor Network for CityTraffic Monitoring Using the FPGA- and ASIC-Based Sensor Nodes
PublicationArtykuł opisuje prototypową sieć sensorową do monitorowania ruchu pojazdów w mieście. Węzły sieci sensorowej, wyposażone w kamerę o niskiej rozdzielczości, obserwują ulice i wykrywają poruszające się obiekty. Detekcja obiektów jest realizowana w oparciu o własny algorytm segmentacji obrazów, wykorzystujący podwójne odejmowanie tła, wykrywanie krawędzi i cieni, działający na dedykowanym systemie mikroelektronicznym typu ''System...
Year 2012
-
FPGA-Based Real-Time Implementation of Detection Algorithm for Automatic Traffic Surveillance Sensor Network
PublicationArtykuł opisuje sprzętową implementację w układzie FPGA algorytmu wykrywającego pojazdy, przeznaczonego do zastosowania w autonomicznej sieci sensorowej. Zadaniem algorytmu jest detekcja poruszających się pojazdów w obrazie z kamery pracującej w czasie rzeczywistym. Algorytm ma na celu oszacowanie parametrów ruchu ulicznego, takich jak liczba pojazdów, ich kierunek ruchu i przybliżona prędkość, przy wykorzystaniu sprzętu sieci...
-
Metody i algorytmy testowania obwodów drukowanych z wykorzystaniem standardu IEEE 1149.1 JTAG
PublicationW artykule przedstawiono metody i algorytmy wykorzystywane do testowania defektów montażowych płytek drukowanych. Przedstawiono sposób komunikacji z układami scalonymi z interfejsem IEEE 1149.1 popularnie znanym jako JTAG, (ang. Joint Test Access Group). Opisano bloki sprzętowe zdefiniowane z standardzie JTAG, opis BSDL układów scalonych, sposób przeprowadzania testu oraz techniki generacji wektorów testowych.
Year 2011
-
FPGA and ASIC implementation of the algorithm for traffic monitoring in urban areas
PublicationW artykule przedstawiono algorytm detekcji obrazu oraz jego realizację sprzętową w technikach FPGA i ASIC. Algorytm ten dedykowany jest do detekcji ruchu pojazdów i jest realizowany w czasie rzeczywistym. Użyto pojedynczą, umieszczoną na stałe kamerę monochromatyczną o niskiej rozdzielczości. Wykonywane są również operacje eliminacji cieni i rozjaśnień obrazu. Nachodzenie obiektów na siebie nie jest brane pod uwagę. Realizacja...
-
Moduł komunikacji bezprzewodowej dla bezzałogowego statku latającego
PublicationW artykule przedstawiono projekt modułów komunikacji bezprzewodowej przeznaczonych do zastosowania w Bezzałogowych Statkach Latających. Przedstawiono opis i zasadę działania poszczególnych podzespołów wchodzących w skład urządzenia oraz opis zaprojektowanego protokołu komunikacyjnego wraz z jego funkcjonalnościami. Ze względu na zasilanie bateryjne modułu powietrznego zastosowane zostały techniki zmniejszenia zużycia energii.
-
Platforma inercyjna dla bezzałogowych statków latających
PublicationArtykuł przedstawia projekt platformy inercyjnej dla bezzałogowych Statków Powietrznych zrealizowany w ramach działalności Studenckiego Koła Naukowego "CHIP", działającego przy Katedrze Systemów Mikroelektronicznych na Wydziale ETI PG. Opisano cel pracy urządzenia, podawane przez niego wartości, zastosowane sensory oraz ich własności. Omówiono także wykorzystywany algorytm integracji odczytów,...
Year 2010
-
Design of high frequency OTA in 130nm CMOS technology with single 1.2v power supply
PublicationW artykule przedstawiono wzmacniacz transkonduktancyjny OTA zasilany niskim napięciem i przeznaczony do użycia w filtrach czasu ciągłego w zakresie wysokich częstotliwości przetwarzanych sygnałów. Stopień wejściowy zbudowany jest w oparciu o inwertery CMOS. Wartość transkonduktancji wzmacniacza jest przestrajana z wykorzystaniem efektu podłożowego tranzystorów. Omówiono również układ dostrajania wzmacniacza. Brak wewnętrznych węzłów...
-
Programmable feedforward linearized CMOS OTA for fully differential continuous-time filter design
PublicationW artykule przedstawiono metodę linearyzacji wzmacniacza transkonduktancyjnego (OTA) CMOS z zastosowaniem sprzężenia w przód. Wzmacniacz zbudowany jest z użyciem prostych par różnicowych, wzmacniacza w pętli sprzężenia zwrotnego do samoregulacji transkonduktancji wzmacniaczy oraz liniowej rezystancji odniesienia (R). W wyniku uzyskano znaczną linaryzację charakterystyk przejściowych wzmacniacza OTA. Symulacje komputerowe SPICE...
-
Sprzętowo - programowa analiza obrazu otrzymanego z detektora obiektów ruchomych
PublicationW artykule przedstawiono budowę wewnętrzną oraz zasadę działania sprzętowo - programowego bloku realizującego analizę danych z obrazowego detektora ruchu. System zrealizowano za pomocą 2 identycznych procesorów 8-bitowych pracujących synchronicznie, jednego 32-bitowego procesora typu BA12 [4] oraz zestawu tablic pamięci. Algorytm analizy obrazu jest dwuetapowy. W pierwszym etapie następuje transformacja geometryczna umoŜliwiająca...
Year 2009
-
Design of standard cells library for UMC L130E FSG process
Publication -
Układ wspomagania sterowania maksimum mocy modułów fotowoltaicznych
PublicationW artykule przedstawiono układ wspomagania sterowania mocą pobieraną z modułu fotowoltaicznego. Na wstępie przedstawiono i omówiono model ogniwa fotowoltaicznego. Następnie, bazując na właściwościach modułów fotowoltaicznych zaproponowano układ wspomagający system mikrokontrolera w sterowaniu przetwornicą impulsową DC/DC. W części końcowej przedstawiono wstępne wyniki pomiarów wykonanego układu prototypowego. Badany układ prototypowy...
Year 2008
-
an intelligent image processing sensor - the algorithm and the hardware implementation
PublicationW artykule przedstawiono algorytm przeznaczony do rozpoznawania obiektów ruchomych w obrazie do celu analizy ruchu pojazdów. Algorytm został zrealizowany w układzie FPGA.Ang.: This paper describes the idea and theimplementation of the robust algorithm dedicated toextraction of moving vehicles from real-time cameraimages for the evaluation of traffic parameters, suchas the number of vehicles, their direction of movementand their...
-
Programmable linearized CMOS OTA for fully differential continuous-time filter design
PublicationW artykule przedstawiono metodę linearyzacji wzmacniacza wykorzystującą sprzężenie w przód. Wzmacniacz składa się z par różnicowych i referencyjnego rezystora. W wyniku uzyskano skuteczną metodę linearyzacji charakterystyk przejściowych wzmacniacza. Programowalność wartości transkonduktancji wzmacniacza realizowana jest poprzez lustro prądowe. Wykonane symulacje komputerowe SPICE z użyciem modeli dla technologii 0.35um AMS CMOS...
-
Programowalny zlinearyzowany wejściowy stopień wzmacniacza transkonduktancyjnego cmos
PublicationW artykule przedstawiono zlinearyzowany wejściowy stopień wzmacniacza transkonduktancyjnego CMOS. W jego skład wchodzi para różnicowa, prosty jednostopniowy wzmacniacz operacyjny o szerokim paśmie oraz rezystor. Elementy te pracują objęte pętlą ujemnego sprzężenia zwrotnego a linearyzacja osiągana jest przez powielenie liniowych charakterystyk rezystora. W rezultacie otrzymujemy wejściowy stopień wzmacniacza transkonduktancyjnego...
-
Programowalny zlinearyzowany wejściowy stopieńwzmacniacza transkonduktancyjnego CMOS
PublicationW artykule przedstawiono zlinearyzowany wejściowy stopień wzmacniacza transkonduktancyjnego CMOS. W jego skład wchodzi para różnicowa, prosty jednostopniowy wzmacniacz operacyjny o szerokim paśmie oraz rezystor. Elementy te pracują objęte pętlą ujemnego sprzężenia zwrotnego a linearyzacja osiągana jest przez powielenie liniowych charakterystyk rezystora. W rezultacie otrzymujemy wejściowy stopień wzmacniacza transkonduktancyjnego...
-
Programowalny zlinearyzowany wzmacniacz transkonduktancyjny CMOS
PublicationW artykule przedstawiono metodę linearyzacji wzmacniacza transkonduktancyjnego CMOS wykorzystującą sprzężenie w przód. Zaproponowany wzmacniacz składa się ze wzmacniaczy różnicowych MOS oraz rezystora służącego jako odniesienie. W rezultacie otrzymujemy efektywną metodę linearyzacji charakterystyk przejściowych wzmacniacza transkonduktancyjnego. Programowanie wartości transkonduktancji wzmacniacza realizowane jest z zastosowaniem...
Year 2007
-
Algorytm detekcji obiektów ruchomych metodą odejmowania tła dla sprzętowej relizcji w sieci sensorowej.
PublicationW artykule opisano algorytm detekcji obiektów ruchomych, nadający się do implementcji sprzętowej i przeznaczony do monitorownia pojazdów uczestniczących w ruchu ulicznym, obserwowanych przez stacjonarną kamerę niskiej rozdzielczości. Algorytm przewidziany jest do zastosownia w sieciach sensorowych.
-
COMPARISON OF SOFTWARE AND HARDWARE REALIZATION OF AES CRYPTOGRAPHIC ALGORITHM
PublicationIn this paper hardware and software realization of direct and inverse AES cryptographic algorithm is presented. Both implementations were made using the Virtex-II FPGA and were practically tested. As the criteria of comparison, the resource utilization, achieved performance and power dissipation were chosen. Hardware realization increases throughput of conversion about 190 times over software implementation and decreases the energy...
Year 2006
-
Sprzętowa i programowa realizacja algorytmu szyfrującego AES = Hardware and software implementation of AES algorithm
PublicationW artykule przedstawiono sprzętową i programową realizację algorytmu szyfrującego i deszyfrującego AES. Obydwie implementacje zostały zrealizowane z wykorzystaniem platformy Virtex-II i praktycznie zweryfikowane. Jako kryteria do porównania wybrano: zużycie zasobów, przepustowość i zużycie mocy. Wersja sprzętowa charakteryzuje się 190-krotnie większą przepustowością, 80-krotnie mniejszym zużyciem energii na przetworzenie jednego...
Year 2005
-
Hardware cryptography coprocessor for system on chip soft processor
PublicationW artykule przedstawiono realizację sprzętową i programową szyfrującejo i deszyfrującego algorytmu AES.Obydwie implementacje zostały zralizowane z wykorzystaniem układu Virtex II i przetestowane. Jako kryterium porónawcze wybrano zużycie zasobów układu oraz wydajność. Realizacja sprzętowa wykonuje operację szyfrowania 2 dekady szybcie niż wersja programowa, ale wymaga pięciokrotnie więcej zasobówIn this paper hardware and software...
-
Implementation of AES cryptography alghoritm in FPGA
PublicationW artykule przedstawiono porównanie dwóch realizacji algorytmu kryptograficznego AES w układzie programowalnym FPGA. W pierwszej wersji zrealizowano algorytm prosty i odwrotny łącznie z modułami sprzętowej realizacji rozwijania klucza. W drugiej wersji klucze są rozwijane programowo poprzez wbudowany procesor. Obie realizacje zostały przetestowane praktycznie na płytce prototypowej. Przedstawiono osiągnięte przepustowości jak również...
-
Układ bezpośredniej syntezy częstotliwości DDFS o obniżonym poborze mocy
PublicationW artykule zaprezentowano koncepcje układu bezpośredniej syntezy częstotliwości DDFS (ang. Direct Digital Frequency Synthesizer) opartego o aproksymację wielomianową. Układ zamiany fazy na sinus wykorzystuje jedynie analogowe funktory, tj. mnożniki oraz wzmacniacze operacyjne. Skutkuje to znaczącym obniżeniem poboru mocy oraz zmniejszeniem powierzchni układu w stosunku do rozwiązań wykorzystujących jedynie komponenty cyfrowe. Zastosowanie...
Year 2004
-
Rezystor aktywny CMOS oraz jego zastosowanie do budowy wzmacniacza transkonduktancyjnego.
PublicationRezystory aktywne są szeroko stosowane w układach analogowych. Jednym z bardzo ważnych zastosowań jest ich użycie jako elementu linearyzującego stałoprądowe charakterystyki przejściowe wzmacniacza różnicowego wykonanego w postaci pary tranzystorów MOS. W niniejszym artykule przedstawiono w pełni różnicowy, aktywny rezystor MOS. Składa się on z dwóch tranzystorów MOS oraz dwóch nieuziemionych źródeł napięciowych. Jako wykorzystanie...
Year 2003
-
Fifth-order low-pass CMOS OTA-C continuous-time filter with on-chip automatic tuning
PublicationW pracy przedstawiono budowę operacyjnego wzmacniacza transkonduktancyjnego (OTA) zasilanego napięciem stałym 2.8-4.5V wykonanego w technologii CMOS0.8um n-well. Wzmacniacz ten wykorzystano do budowy dolnoprzepustowego filtru czasu ciągłego typu OTA-C piątego rzędu. W układzie scalonym umieszczono także blok automatycznego dostrajania częstotliwości odcięcia filtru. Przedstawiono wyniki symulacji komputerowych (modele MOS BSIM3v3)...
-
Programowalna macierz analogowa CMOS
PublicationOpisano programowalny wzmacniacz transkonduktancyjny oraz konfigurowalny blok analogowy CAB (Configurable Analog Block) składający się ze wzmacniacza transkonduktacyjnego, kluczy sygnałowych oraz programowalnego kondensatora.
seen 2915 times