Wyszukiwarka
dr hab. inż. Jacek Jakusz
Zatrudnienie
- Profesor uczelni w Katedra Systemów Mikroelektronicznych
Publikacje
Filtry
wszystkich: 37
Katalog Publikacji
Rok 2024
-
A 0.5 V Nanowatt Biquadratic Low-Pass Filter with Tunable Quality Factor for Electronic Cochlea Applications
PublikacjaA novel implementation of an analogue low-power, second-order, low-pass filter with tunable quality factor (Q) is presented and discussed. The filter feature is a relatively simple, buffer-based, circuit network consisting of eleven transistors operating in a subthreshold region. Q tuning is accomplished by injecting direct current into a network node, which changes the output resistance of the transistors and, as a result, modifies...
-
Fully Tunable Analog Biquadratic Filter for Low-Power Auditory Signal Processing in CMOS Technologies
PublikacjaA novel Gm-C structure of a second-order continuous-time filter is proposed that allows for the independent control of the filter’s natural frequency (ω0) and quality factor (Q). The structure consists of two capacitors and four transconductors. Two transconductors together with the capacitors form a lossless second-order circuit with tunable ω0. The other two transconductors form a variable gain amplifier (VGA) which realizes...
-
In-ADC, Rank-Order Filter for Digital Pixel Sensors
PublikacjaThis paper presents a new implementation of the rank-order filter, which is established on a parallel-operated array of single-slope (SS) analog-to-digital converters (ADCs). The SS ADCs use an “on-the-ramp processing” technique, i.e., filtration is performed along with analog-to-digital conversion, so the final states of the converters represent a filtered image. A proof-of-concept 64 × 64 array of SS ADCs, integrated with MOS...
Rok 2023
-
Single-Slope ADC With Embedded Convolution Filter for Global-Shutter CMOS Image Sensors
PublikacjaThis brief presents an analog-to-digital converter (ADC) suitable for acquisition and processing of images in the global-shutter mode at the pixel level. The ADC consists of an analog comparator, a multi-directional shift register for the comparator states, and a 16-bit reversible binary counter with programmable step size. It works in the traditional single-slope mode. The novelty is that during each step of the reference ramp,...
Rok 2022
-
Low-Voltage Low-Power Filters with Independent ω0 and Q Tuning for Electronic Cochlea Applications
PublikacjaAn acoustic second-order low-pass filter is proposed for filter banks emulating the operation of a human cochlea. By using a special filter structure and an innovative quality (Q)-factor tuning technique, an independent change of the cutoff frequency (ω0) and the Q-factor with unchanged gain at low frequencies is achieved in this filter. The techniques applied result in a simple filter design with low Q-factor sensitivity to component...
Rok 2021
-
Ladder-Based Synthesis and Design of Low-Frequency Buffer-Based CMOS Filters
PublikacjaBuffer-based CMOS filters are maximally simplified circuits containing as few transistors as possible. Their applications, among others, include nano to micro watt biomedical sensors that process physiological signals of frequencies from 0.01 Hz to about 3 kHz. The order of a buffer-based filter is not greater than two. Hence, to obtain higher-order filters, a cascade of second-order filters is constructed. In this paper, a more...
-
Starter for Voltage Boost Converter to Harvest Thermoelectric Energy for Body-Worn Sensors
PublikacjaThis paper examines the suitability of selected configurations of ultra-low voltage (ULV) oscilla-tors as starters for a voltage boost converter to harvest energy from a thermoelectric generator (TEG). Important properties of particularly promising configurations, suitable for on-chip imple-mentation are compared. On this basis, an improved oscillator with a low startup voltage and a high output voltage swing is proposed. The applicability...
-
Unity-Gain Zero-Offset CMOS Buffer with Improved Feedforward Path
PublikacjaA voltage unity-gain zero-offset CMOS amplifier with reduced gain error and increased PSRR (power supply rejection ratio) is proposed. The amplifier uses two feed mechanisms, negative feedback and supporting positive feedforward, to achieve low deviation from unit gain over the entire input range. The circuit, designed in a standard 180-nanometer 1.8-voltage CMOS process, is compared with two known buffers of similar topology,...
Rok 2020
-
A 1-nS 1-V Sub-1-µW Linear CMOS OTA with Rail-to-Rail Input for Hz-Band Sensory Interfaces
PublikacjaThe paper presents an operational transconductance amplifier (OTA) with low transconductance (0.62–6.28 nS) and low power consumption (28–270 nW) for the low-frequency analog front-ends in biomedical sensor interfaces. The proposed OTA implements an innovative, highly linear voltage-to-current converter based on the channel-length-modulation effect, which can be rail-to-rail driven. At 1-V supply and 1-Vpp asymmetrical input driving,...
-
Light-Powered Starter for Micro-Power Boost DC–DC Converter for CMOS Image Sensors
PublikacjaThe design of a starter for a low-voltage, micro-power boost DC–DC converter intended for powering CMOS image sensors is presented. A unique feature of the starter is extremely low current, below 1 nA, supplying its control circuit. Therefore, a high-voltage (1.3 V) configuration of series-connected photovoltaic diodes available in a standard CMOS process or a small external LED working in photovoltaic mode can be used as an auxiliary...
-
Low-Power Receivers for Wireless Capacitive Coupling Transmission in 3-D-Integrated Massively Parallel CMOS Imager
PublikacjaThe paper presents pixel receivers for massively parallel transmission of video signal between capacitive coupled integrated circuits (ICs). The receivers meet the key requirements for massively parallel transmission, namely low-power consumption below a single μW, small area of less than 205 μm2, high sensitivity better than 160 mV, and good immunity to crosstalk. The receivers were implemented and measured in a 3-D IC (two face-to-face...
Rok 2018
-
A High-Efficient Measurement System With Optimization Feature for Prototype CMOS Image Sensors
PublikacjaIn this paper, a gray-scale CMOS image sensor (CIS) characterization system with an optimization feature has been proposed. By using a very fast and precise control of light intensity, based on the pulsewidth-modulation method, it is avoided to measure the illuminance every time. These features accelerate the multicriteria CIS optimization requiring many thousands of measurements. The system throughput is 2.5 Gb/s, which allows...
Rok 2017
-
A CMOS Pixel With Embedded ADC, Digital CDS and Gain Correction Capability for Massively Parallel Imaging Array
PublikacjaIn the paper, a CMOS pixel has been proposed for imaging arrays with massively parallel image acquisition and simultaneous compensation of dark signal nonuniformity (DSNU) as well as photoresponse nonuniformity (PRNU). In our solution the pixel contains all necessary functional blocks: a photosensor and an analog-to-digital converter (ADC) with built-in correlated double sampling (CDS) integrated together. It is implemented in...
Rok 2016
-
A High-Efficient Low-Voltage Rectifier for CMOS Technology
PublikacjaA new configuration of rectifier suiting CMOS technology is presented. The rectifier consists of only two nchannel MOS transistors, two capacitors and two resistors; for this reason it is very favourable in manufacturing in CMOS technology. With these features the rectifier is easy to design and cheap in production. Despite its simplicity, the rectifier has relatively good characteristics, the voltage and power efficiency, and...
-
Automatic tuning of a resonant circuit in wireless power supply systems for biomedical sensors
PublikacjaIn this paper, a tuning method of a resonant circuit suited for wireless powering of miniature endoscopic capsules is presented and discussed. The method allows for an automatic tuning of the resonant frequency and matching impedance of a full wave rectifier loading the resonant circuit. Thereby, the receiver tunes so as to obtain the highest power efficiency under given conditions of transmission. A prototype receiver for wireless...
Rok 2015
-
Niskomocowy komparator z zatrzaskiem przeznaczony do cyfrowego przetwornika obrazu CMOS
PublikacjaW artykule zaproponowano realizację analogowego niskomocowego komparatora z zatrzaskiem przeznaczonego do cyfrowego piksela CMOS. Komparator zaprojektowano w technologii 0,35 μm CMOS. Układ zoptymalizowano pod kątem obniżenia poboru mocy ze źródła zasilającego i powierzchni topografii. W projekcie zastosowano techniki redukcji poboru mocy statycznej i dynamicznej. Komparator przebadano symulacyjnie w układzie cyfrowego piksela...
-
Niskomocowy komparator z zatrzaskiem przeznaczony do cyfrowego przetwornika obrazu CMOS
PublikacjaW artykule zaproponowano realizację analogowego niskomocowego komparatora z zatrzaskiem przeznaczonego do cyfrowego piksela CMOS. Komparator zaprojektowano w technologii 0,35 μm CMOS. Układ zoptymalizowano pod kątem obniżenia poboru mocy ze źródła zasilającego i powierzchni topografii. W projekcie zastosowano techniki redukcji poboru mocy statycznej i dynamicznej. Komparator przebadano symulacyjnie w układzie cyfrowego piksela...
Rok 2014
-
Realizacja przetwornika obrazu CMOS z wbudowaną konwersją A/C i cyfrowym układem CDS
PublikacjaW artykule przedstawiono realizację w technologii CMOS 180 nm przetwornika obrazu z wbudowaną konwersją analogowo-cyfrową oraz z funkcją cyfrowej redukcji szumu. Przedstawiona realizacja przetwornika obrazu różni się od znanych z literatury rozwiązań tym, że układ redukcji szumu CDS (Correlated Double Sampling) umieszczono w każdym pikselu obrazu. Dzięki tej modyfikacji możliwe jest zastąpienie migawki szczelinowej przez migawkę...
Rok 2013
-
A nine-input 1.25 mW, 34 ns CMOS analog median filter for image processing in real time
PublikacjaIn this paper an analog voltage-mode median filter, which operates on a 3 × 3 kernel is presented. The filter is implemented in a 0.35 μm CMOS technology. The proposed solution is based on voltage comparators and a bubble sort configuration. As a result, a fast (34 ns) time response with low power consumption (1.25 mW for 3.3 V) is achieved. The key advantage of the configuration is relatively high accuracy of signal processing,...
-
An Analog Sub-Miliwatt CMOS Image Sensor With Pixel-Level Convolution Processing
PublikacjaA new approach to an analog ultra-low power medium-resolution vision chip design is presented. The prototype chip performs low-level image processing algorithms in real time. Only a photo-diode, MOS switches and two capacitors are used to create an analog processing element (APE) that is able to realize any convolution algorithm based on a full 3x3 kernel. The proof-of-concept circuit is implemented in 0.35 µm CMOS technology,...
-
CMOS implementation of an analogue median filter for image processing in real time
PublikacjaAn analogue median filter, realised in a 0.35 μm CMOS technology, is presented in this paper. The key advantages of the filter are: high speed of image processing (50 frames per second), low-power operation (below 1.25 mW under 3.3 V supply) and relatively high accuracy of signal processing. The presented filter is a part of an integrated circuit for image processing (a vision chip), containing: a photo-sensor matrix, a set of...
-
Pikselowy cyfrowy układ CDS przeznaczony do przetwornika obrazu CMOS
PublikacjaW artykule zaproponowano cyfrowy układ CDS (Correlated Double Sampling) przeznaczony do przetwornika obrazu CMOS. Układ różni się od klasycznych rozwiązań tym, że dwie pamięci przechowujące próbki sygnału wizyjnego zastąpiono jednym licznikiem rewersyjnym. Dzięki tej modyfikacji możliwa jest znaczna redukcja powierzchni układu CDS i umieszczenie go w każdym pikselu przetwornika obrazu CMOS. System został zaprojektowany i przesymulowany...
-
Pikselowy cyfrowy układ CDS przeznaczony do przetwornika obrazu CMOS
PublikacjaW artykule zaproponowano cyfrowy układ CDS (Correlated Double Sampling) przeznaczony do przetwornika obrazu CMOS. Układ różni się od klasycznych rozwiązań tym, że dwie pamięci przechowujące próbki sygnału wizyjnego zastąpiono jednym licznikiem rewersyjnym. Dzięki tej modyfikacji możliwa jest znaczna redukcja powierzchni układu CDS i umieszczenie go w każdym pikselu przetwornika obrazu CMOS. System został zaprojektowany i przesymulowany...
-
Scalony regulator o małym spadku napięcia i krótkiej odpowiedzi impulsowej
PublikacjaW artykule zaprezentowano projekt regulatora o małym spadku napięcia. Dzięki zastosowaniu wtórnika napięciowego o małej rezystancji wyjściowej, regulator cechuje się bardzo dobrą odpowiedzią impulsową, a ponadto nie wymaga dodatkowych zewnętrznych kondensatorów kompensujących. W związku z tym, zaproponowany regulator może być całkowicie scalony na podłożu półprzewodnikowym, co jest szczególnie korzystne w systemach realizowanych...
Rok 2012
-
Characteristics of an image sensor with early-vision processing fabricated in standard 0.35 µm CMOS technology
PublikacjaThe article presents measurement results of prototype integrated circuits for acquisition and processing of images in real time. In order to verify a new concept of circuit solutions of analogue image processors, experimental integrated circuits were fabricated. The integrated circuits, designed in a standard 0.35 µm CMOS technology, contain the image sensor and analogue processors that perform low-level convolution-based image...
Rok 2011
-
Analog CMOS processor for early vision processing with highly reduced power consumption
PublikacjaA new approach to an analog ultra-low power visionchip design is presented. The prototype chip performs low-levelconvolutional image processing algorithms in real time. Thecircuit is implemented in 0.35 μm CMOS technology, contains64 x 64 SIMD matrix with embedded analogue processors APE(Analogue Processing Element). The photo-sensitive-matrix is of2.2 μm x 2.2 μm size, giving the density of 877 processors permm2. The matrix dissipates...
-
CMOS realisation of analogue processor for early vision processing
PublikacjaThe architecture concept of a high-speed low-power analogue vision chip, which performs low-level real-time image algorithms ispresented. The proof-of-concept prototype vision chip containing 32 × 32 photosensor array and 32 analogue processors is fabricated usinga 0.35 μm CMOS technology. The prototype can be configured to register and process images with very high speed, reaching 2000 framesper second, or achieve very low power...
-
Mikromocowy procesor analogowy CMOS do wstępnego przetwarzania obrazu
PublikacjaW artykule przedstawiono scalony analogowy układ wizyjny (ang. vision chip), który wykonuje splotowe niskopoziomowe algorytmy przetwarzania obrazów w czasie rzeczywistym. Układ prototypowy został wykonany w technologii CMOS 0,35 μm i zawiera matrycę SIMD procesorów analogowych o rozmiarze 64 x 64. Wymiary topografii matrycy wynoszą 2,2 mm x 2,2 mm, co daje gęstość 877 procesorów na mm2. Matryca pobiera moc mniejszą niż 0,4 μW (poniżej...
-
Mikromocowy procesor analogowy CMOS do wstępnego przetwarzania obrazu
PublikacjaW artykule przedstawiono projekt i wyniki badań scalonego analogowego układu wizyjnego, który wykonuje splotowe niskopoziomowe algorytmy przetwarzania obrazu w czasie rzeczywistym. Układ prototypowy został wykonany w technologii CMOS 0,35 μm i zawiera matrycę SIMD procesorów analogowych o rozmiarze 64 x 64. Wymiary topografii matrycy wynoszą 2,2 mm x 2,2 mm, co daje gęstość 877 procesorów na mm2. Matryca pobiera moc mniejszą niż...
Rok 2010
Rok 2008
-
Analogowy filtr Gm-C odbiornika GSM z automatycznym dostrajaniem częstotliwości
PublikacjaW referacie przedstawiono scalony analogowy filtr CMOS Gm-C z układem automatycznego dostrajania charakterystyk częstotliwościowych, spełniający wymagania filtru kanałowego odbiornika telefonii komórkowej GSM. Jest to w pełni różnicowy dolnoprzepustowy filtr eliptyczny 5-go rzędu, charakteryzujący się niskim poborem mocy (2,4 mW) i małą powierzchnią struktury krzemowej (0,31 mm2). Częstotliwość graniczna filtru jest dostrajana...
-
Analogowy filtr GM-C odbiornika GSM z automatycznym dostrajaniem częstotliwości
PublikacjaW referacie przedstawiono scalony analogowy filtr CMOS Gm-C z układem automatycznego dostrajania charakterystyk częstotliwościowych, spełniający wymagania filtru kanałowego odbiornika telefonii komórkowej GSM. Jest to w pełni różnicowy dolnoprzepustowy filtr eliptyczny 5-go rzędu, charakteryzujący się niskim poborem mocy (2,4 mW) i małą powierzchnią struktury krzemowej (0,31 mm2). Częstotliwość graniczna filtru jest dostrajana...
Rok 2007
-
Realizacja scalonego filtru kanałowego CMOS do wielosystemowego odbiornika telefonii bezprzewodowej
PublikacjaW pracy przedstawiono projekt i realizację fizyczną scalonego filtru kanałowego przeznaczonego do wielosystemowego odbiornika telefonii bezprzewodowej. Przedstawiony filtr aktywny wykonano w technice RC w technologii 0,35 um CMOS
-
Realizacja scalonego filtru kanałowego CMOS do wielosystemowego odbiornika telefonii bezprzewodowej
PublikacjaW pracy przedstawiono projekt i realizację fizyczną i wyniki pomiarowe scalonego filtru kanałowego wielosystemowego odbiornika telefonii bezprzewodowej. Przedstawiony filtr aktywny wykonano w technice RC w technologii 0,35 um CMOS
-
Scalony analogowy filtr kanałowy CMOS wielosystemowego odbiornika komunikacji bezprzewodowej
PublikacjaNa przestrzeni ostatnich lat powstało wiele nowych standardów komunikacji bezprzewodowej, co prowadzi do zwiększonego zapotrzebowania na urządzenia wielosystemowe. Konieczność zmniejszenia kosztów produkcji, obniżenia pobieranej mocy i zmniejszenia rozmiarów tych urządzeń zmusza do poszukiwania nowych rozwiązań układowych. Jednym z ważniejszych bloków toru odbiornika telefonii bezprzewodowej jest dolnoprzepustowy filtr kanałowy....
Rok 2004
-
Analogowe filtry pasma podstawowego scalonych odbiorników telefonii komórkowej.
PublikacjaDążenie do obniżenia poboru mocy w odbiornikach telefonii komórkowej zmusza do poszukiwania nowych rozwiązań układowych. Jednym z bloków odbiornika GSM jest dolnoprzepustowy filtr pasma podstawowego. W referacie przedstawiono trzy scalone analogowe filtry pasma podstawowego wykonane w technologii CMOS.
Rok 2002
-
Programmable CMOS operational transconductance amplifier OTA
PublikacjaW pracy przedstawiono ulepszoną wersję programowalnego wzmacniacza transkonduktacyjnego o szerokim paśmie przepustowym. Zaprojektowany wzmacniacz został przesymulowany komputerowo oraz wyprodukowany w technologii CMOS. Wyniki wskazują na ponad 450 krotną możliwość zmiany współczynnika transkonduktancji oraz 3dB pasmo częstotliwościowe leżące powyżej 300MHz. Przedstawiono również zastosowanie wzmacniacza OTA w analogowej tablicy...
wyświetlono 2584 razy