Wyszukiwarka
Filtry
wszystkich: 355
-
Katalog
- Publikacje 267 wyników po odfiltrowaniu
- Czasopisma 1 wyników po odfiltrowaniu
- Osoby 9 wyników po odfiltrowaniu
- Wynalazki 2 wyników po odfiltrowaniu
- Projekty 1 wyników po odfiltrowaniu
- Zespoły Badawcze 2 wyników po odfiltrowaniu
- Kursy Online 69 wyników po odfiltrowaniu
- Wydarzenia 4 wyników po odfiltrowaniu
Wyniki wyszukiwania dla: STYK DOCZOŁOWY
-
Nowy algorytm rozszerzania bazy w arytmetyce resztowej
PublikacjaW artykule przedstawiono nowy algorytm rozszerzania bazy w resztowym systemie liczbowym bez użycia nadmiarowego modułu. Rozszerzanie bazy jest kluczową operacją w wielu zastosowaniach, gdzie używany jest resztowy system liczbowy, takich jak cyfrowe przetwarzanie sygnałów, jak też implementacja systemu szyfrowania algorytmem Rivesta-Shamira-Adlemana (RSA). Ortogonalne projekcje występujące w chińskim twierdzeniu o resztach, dla...
-
FPGA realization of fir filter in residue arithmetic
Publikacjaw pracy zaprezentowano realizację fpga przepływowego filtru fir o stałych współczynnikach w arytmetyce resztowej z użyciem 8 5-bitowych modułów o łącznym zakresie liczbowym 37.07 bita. zastosowano formębezpośrednią fir. mnożenia wykonywane są przy użyciu odczytu z pamięci. sumowania w każdym z kanałów są realizowane przy zastosowaniu wielopoziomowej struktury sumatora opartego o 4-operandowe sumatory csa. w stopniu końcowym wykonywane...
-
On simplification of residue scaling process in pipelined Radix-4 MQRNS FFT processor
PublikacjaResidue scaling is needed in pipelined FFT radix-4 processors based on the Modified Quadratic Residue Number System (MQRNS) at the output of each butterfly. Such processor uses serial connection of radix-4 butterflies. Each butterfly comprises n subunits, one for each modulus of the RNS base and generates four complex residue numbers. In order to prevent arithmetic overflow intermediate results after each butterfly have to be...
-
FPGA realization of an improved alpha max plus beta min algorithm
PublikacjaThe generalized improved version of the alpha max plus beta min square-rooting algorithm and its realization in the Field Programmable Gate Array (FPGA) are presented. The algorithm computes the square root to calculate the approximate magnitude of a complex sample. It is especially useful for pipelined calculations in the DSP. In case of four approximation regions it is possible to reduce the peak error form 3.95% to 0.33%. This...
-
Serial control of CNC machines
PublikacjaIn this paper a new method of the serial control of CNC machines is proposed. Actuators are controlled locally and the role of the central computer is limited to sending commands to the controller instead of sending it directly to actuators. It has been achieved with the use of the serial protocol with the use of the USB port. The taken approach leads to more reliable operation because commands are buffered and no synchronization...
-
Remote current measurement with FPGA digital processing
PublikacjaThe work presents an implementation of a modular measurement and control systemthat controls variants of mains supply of 230V electrical equipment. The system allowsto supervise power consumption in the office electronic equipment. The system detectsthe instant of the reduced power consumption by a device and makes possible itsswitch-off in order to reduce energy cost. The current is measured with integratedcurrent/voltage converters....
-
Residue-to-two's complement converter based on core function
PublikacjaW artykule przedstawiono układową realizację konwertera z systemu resztowego do systemu binarnego bazującego na funkcji jądra. Zastosowanie funkcji jądra powoduje zmniejszenie wymagań sprzętowych przy realizacji konwertera. W publikacji omówiono problem dektekcji znaku oraz realizacje ukłądową konwertera w środowisku FPGA.
-
FPGA realization of high-speed multi-stage FIR filter in residue arithmetic
PublikacjaW pracy przedstawiono implementację szybkiego wielostopniowego, kaskadowego filtru FIR w technologii FPGA. Zastosowanie arytmetyki resztowej pozwala na uzyskanie dużych częstotliwości próbkowania w zwiżaku z użyciem małych mnożników. Zalety wynikające z uzycia arytmetyki resztowej sa w pewnym stopniu ograniczne koniecznością wykonania skalowania przy kaskadowym połaczeniu filtrów FIR, tak aby uniknąć nadmiaru arytmetycznego. W...
-
Realization of multi-operand modular adders in the FPGA technology
PublikacjaW pracy opisano projektowanie i realizację struktur wielooperandowych sumatorów modularnych (MOMA) w środowisku Xilinx FPGA z użyciem technologii Virtex-6. Projekt oparty jest na pamięciach LUT (26x1), które symulują małe pamięci RAM służące jako podstawowy komponent do realizacji sumatorów. W pracy pokazano MOMA dla dodawania modularnego operandów 5-bitowych. Najpierw rozważono ogólne struktury MOMA i następnie dwa podstawowe...
-
Design and realization of two-operand modular adders in the FPGA
PublikacjaW pracy zaprezentowano strukturę sumatorów modularnych w środowisku Xilinx z użyciem rodziny układów Virtex-6. Rozważono dwa typy sumatorów, jeden dla modułów 5-bitowych i drugi dla 6-bitowych. Zaprojektowano ich struktury i podano eksperymentalne wyniki implementacji.
-
Pipelined division of signed numbers with the use of residue arithmetic for small number range with the programmable gate array
PublikacjaIn this work an architecture of the pipelined signed residue divider for the small number range is presented. Its operation is based on reciprocal calculation and multiplication by the dividend. The divisor in the signed binary form is used to compute the approximated reciprocal in the residue form by the table look-up. In order to limit the look-up table address an algorithm based on segmentation of the divisor into two segments...
-
On configuration of residue scaling process in pipelined radix-4 MQRNS FFT processor
PublikacjaResidue scaling is needed in pipelined FFT radix-4 processors based on the Modified Quadratic Residue Number System (MQRNS) at the output of each butterfly. Such processor uses serial connection of radix-4 butterflies. Each butterfly comprises n subunits, one for each modulus of the RNS base and outputs four complex residue numbers. In order to prevent the arithmetic overflow in the succesive stage, every number has to be scaled,...
-
High-Speed Binary-to-Residue Converter Design Using 2-Bit Segmentation of the Input Word
PublikacjaIn this paper a new approach to the design of the high-speed binary-to-residue converter is proposed that allows the attaining of high pipelining rates by eliminating memories used in modulo m generators. The converter algorithm uses segmentation of the input binary word into 2-bit segments. The use and effects of the input word segmentation for the synthesis of converters for five-bit moduli are presented. For the number represented...
-
Implementation of magnitude calculation of complex numbers using improved alpha max plus beta min algorithm
PublikacjaThe paper presents the hardware implementation of the improved alpha max plus beta min algorithm for calculating the magnitude of complex numbers. This version of the algorithm requires the general division which is performed using a noniterative multiplicative division algorithm. We analyze in detail the division algorithm, its error and the impact of finite word-length signal representations on the assumed total computation error....
-
Improved magnitude estimation of complex numbers using alpha max and beta min algorithm
PublikacjaThe paper presents an improved algorithm for calculating the magnitude of complex numbers. This problem, which is a special case of square rooting, occurs for example, in FFT processors and complex FIR filters. The proposed method of magnitude calculation makes use of the modified alpha max and beta min algorithm. The improved version of the algorithm allows to control the maximum magnitude approximation error by using an adequate...
-
Implementacja w FPGA algorytmu detekcji krawędzi obrazu w czasie rzeczywistym
PublikacjaW artykule przedstawiono projekt architektury oraz implementację układową toru przetwarzania wstępnego obrazu z modułem detekcji krawędzi. Układ został zaimplementowany w FPGA Intel Cyclone. Zrealizowany moduł wykorzystuje pięć wybranych algorytmów wykrywania krawędzi, w tym Robertsa, Sobela i Prewitt.
-
Wykrywanie prostych w obrazie cyfrowym z wykorzystaniem transformacji Hougha
PublikacjaArtykuł prezentuje eksperymentalną analizę wpływu szumu o założonym poziomie na skuteczność wykrywania prostych w obrazie przy użyciu algorytmu Hougha. Analizę przeprowadzono przy użyciu opracowanej aplikacji obejmującej realizację procedury generacji szumu oraz algorytmu automatycznie wyznaczającego liczbę pikseli w funkcji jasności w przestrzeni Hougha. Zbadano wpływ poziomu szumu na różnicę w liczbach pikseli tworzących prostą...
-
Implementation of multi-operand addition in FPGA using high-level synthesis
PublikacjaThe paper presents the results of high-level synthesis (HLS) of multi-operand adders in FPGA using the Vivado Xilinx environment. The aim was to estimate the hardware amount and latency of adders described in C-code. The main task of the presented experiments was to compare the implementations of the carry-save adder (CSA) type multi-operand adders obtained as the effect of the HLS synthesis and those based on the basic component...
-
Rozpoznawanie oraz lokalizacja w obrazie przewodów linii wysokiego napięcia
PublikacjaW pracy przedstawiono opracowany algorytm rozpoznawania oraz lokalizacji przewodów linii wysokiego napięcia na podstawie obrazu horyzontalnego. Procedura detekcji przewodu została podzielona na trzy etapy. Pierwszy etap zawiera algorytm wykrywania krawędzi wykazujący największą czułość na krawędzie poziome, a jednocześnie brak czułości na krawędzie pionowe. Efektem jest znaczna redukcja liczby wykrytych krawędzi w porównaniu do...
-
RNS/TCS CONVERTER DESIGN USING HIGH-LEVEL SYNTHESIS IN FPGA
PublikacjaAn experimental high-level synthesis (HLS) of the residue number system (RNS) to two’s-complement system (TCS) converter in the Vivado Xilinx FPGA environment is shown. The assumed approach makes use of the Chinese Remainder Theorem I (CRT I). The HLS simplifies and accelerates the design and implementation process, moreover the HLS synthesized architecture requires less hardware by about 20% but the operational frequency is smaller...
-
Review and comparison of smoothing algorithms for one-dimensional data noise reduction
PublikacjaThe paper considers the choice of parameters of smoothing algorithms for data denoising. The impact of the window size on smoothing accuracy was analyzed. The parameters of denoising filters were selected with respect to the meansquare error between the computed linear regression and the noisy signal. Finally, we have compared mean, median, SavitzkyGolay, Kalman and Gaussian filter algorithms for the data from the digital sensor....
-
FPGA computation of magnitude of complex numbers using modified CORDIC algorithm
PublikacjaIn this work we present computation of the magnitude of complex numbers using a modified version of the CORDIC algorithm that uses only five iterations. The relationship between the computation error and the number of CORDIC iterations are presented for floating-point and integer arithmetics. The proposed modification of CORDIC for integer arithmetic relies upon the introduction of correction once basic computations are performed...
-
OBLICZANIE MODUŁU LICZBY ZESPOLONEJ W FPGA Z UŻYCIEM ALGORYTMU CORDIC
PublikacjaW pracy przedstawiono obliczanie modułu liczb zespolonych z użyciem zmodyfikowanejwersji algorytmu CORDIC przy zastosowaniu pięciu stopni iteracyjnych. Zaprezentowanozależność wielkości błędu od liczby stopni algorytmu CORDIC dla arytmetykizmiennoprzecinkowej jak również zbadano wpływ użycia arytmetyki całkowitej.Zaproponowana modyfikacja algorytmu CORDIC dla arytmetyki całkowitej polega nawprowadzeniu korekcji po zakończeniu podstawowych...
-
Zdalny pomiar pradu z możliwością obróbki w FPGA
PublikacjaW artykule przedstawiono realizację modułowego systemu pomiarowo-kontrolnegosterującego wariantami zasilania odbiorników 230 V. System umożliwia kontrolępoboru prądu przez urządzenia infrastruktury informatycznej w biurze. Wykrywamoment pojawienia się obniżonego poboru prądu przez urządzenia. Umożliwia toodłączenie ich od zasilania celem obniżenia kosztów zużycia energii. Do pomiaru prąduwykorzystano moduły przetworników scalonych...
-
Szeregowe sterowanie maszyną CNC
PublikacjaW artykule przedstawiono projekt urządzenia klasy CNC. Opracowano nowy sposób sterowania elementami wykonawczymi odciążający komputer centralny poprzez ograniczenie jego roli do wysyłania poleceń do mikrokontrolera sterującego, zamiast bezpośrednio do elementów wykonawczych. Uzyskano to poprzez wykorzystanie protokołu szeregowego z użyciem portu USB do sterowania maszyną CNC.
-
REALIZACJA NA POZIOMIE RTL OBLICZANIA PIERWIASTKA KWADRATOWEGO Z UŻYCIEM METODY NIEODTWARZAJĄCEJ
PublikacjaObliczanie pierwiastka kwadratowego jest jedną z kluczowych operacji cyfrowego przetwarzania sygnałów szczególnie przy obliczaniu modułu sygnałów zespolonych. W pracy przedstawiono algorytm obliczania pierwiastka kwadratowego metodą nieodtwarzającą oraz jego układową realizację. Metoda umożliwia oszczędną realizację układową bazującą na sumatorach i rejestrach. Przeanalizowano wymagania sprzętowe obliczania pierwiastka kwadratowego...
-
HIGH LEVEL SYNTHESIS IN FPGA OF TCS/RNS CONVERTER
PublikacjaThe work presents the design process of the TCS/RNS (two's complement–to– residue) converter in Xilinx FPGA with the use of HLS approach. This new approach allows for the design of dedicated FPGA circuits using high level languages such as C++ language. Such approach replaces, to some extent, much more tedious design with VHDL or Verilog and facilitates the design process. The algorithm realized by the given hardware circuit is...
-
BEZDOTYKOWY POMIAR TEMPERATURY Z WYKORZYSTANIEM MATRYCY IR Z KOMPENSACJĄ BŁĘDU BAZUJĄC NA WYZNACZANIU ODLEGŁOŚCI OD OBIEKTU
PublikacjaArtykuł przedstawia metody doboru parametrów algorytmu kompensacji błędu pomiaru temperatury przy użyciu czujnika termowizyjnego. W pracy przedstawiono analizę parametrów fizycznych obiektu oraz ich wpływ na dobór sensora do bezdotykowego pomiaru temperatury. Zaprezentowano również koncepcję urządzenia wyposażonego w termowizyjny czujnik matrycowy do autonomicznego pomiaru temperatury obiektu z automatyczną kompensacją błędu na...
-
Overhead wires detection by FPGA real-time image processing
PublikacjaThe paper presents design and hardware implementation of real-time image filtering for overhead wires detection divided on image processing and results presentation blocks. The image processing block was separated from the whole implementation, and its delay and hardware complexity was analysed. Also the maximum frequency of image processing of the proposed implementation was estimated.
-
Badania i analiza właściwości szerokopasmowej sieci dostępowej FDS-1 HL firmy BIATEL
PublikacjaDokonano analizy szerokopasmowej sieci dostępowej FDS-1HL firmy Biatel i opracowano szczegółową metodologię badań. Przedstawiono wyniki przeprowadzonych badań i opracowane wnioski dot.: parametrów styku abonenckiego, jakości transmisji danych, poprawności działania łącza dostępu podstawowego ISDN oraz systemu zarządzania i utrzymania
-
Naprawa wadliwie wykonanych stropów żelbetowych
PublikacjaW pracy przedstawiono technologię naprawy wadliwie wykonanych stropów żelbetowych, które podczas betonowania uległy częściowemu przemrożeniu, w wyniku czego przypowierzchniowa warstwa betonu musiała być usunięta. Zaproponowano wykonanie zespolenia starego betonu z nowym, przy zastosowaniu odpowiedniego zbrojenia poprzecznego w płaszczyźnie styku.
-
Naprawa wadliwie wykonanych stropów żelbetowych
PublikacjaW pracy przedstawiono technologię naprawy wadliwie wykonanych stropów żelbetowych, które podczas betonowania uległy częściowemu przemrożeniu, w wyniku czego przypowierzchniowa warstwa betonu musiała być usunięta. Zaproponowano wykonanie zespolenia starego betonu z nowym, przy zastosowaniu odpowiedniego zbrojenia poprzecznego w płaszczyźnie styku.
-
Eksperymentalne badanie efektywności sprężenia monolitycznych i prefabrykowanych wsporników o średniej smukłości ścinania
PublikacjaW pracy przedstawiono wyniki badań eksperymentalnych sprężanych prętami bez przyczepności krótkich wsporników słupa o średniej smukłości ścinania (aF/d = 0,6) z zakresu morfologii zarysowania, wytężenia betonu i stali zbrojeniowej oraz nośności. Efektywność zastosowania prętów sprężających jako zbrojenia głównego określano dla elementów monolitycznych oraz w przypadku łączenia wsporników i słupa za pomocą sprężania, w dwuetapowej...
-
Specyfikacja i implementacja modułu wymiarowania zasobów w Systemie IIP
PublikacjaArtykuł zawiera opis specyfikacji oraz implementacji modułu wymiarowania zasobów działającego w warstwach L1 i L2 architektury Systemu IIP. Omówiono zadania modułu wymiarowania, zdefiniowano styki z systemem zarządzania oraz Równoległymi Internetami, jak również zaproponowano algorytmy optymalizacyjne oraz przedstawiono przykładowe wyniki działania tych algorytmów.
-
Wykorzystanie narzędzi CAD do wyznaczania właściwosci bezwładnościowych i sztywnościowych stanowiska badawczego
PublikacjaPrzedstawiono przykład wykorzystania narzędzi CAD 3D (Inventor) do wyznaczania bezwładności (mas i momentów bezwładności) oraz sztywnosci głównych elementów będących pod wpływem wymuszeń dynamicznych generowanych przez tarcie w badanym styku ślizgowym. Wykorzystując system ANSYS przeprowadzono obliczenia charakterystyk drgań własnych na utworzonych bryłowych modelach elementów.
-
Specyfikacja i implementacja modułu wymiarowania zasobów w Systemie IIP
PublikacjaArtykuł zawiera opis specyfikacji oraz implementacji modułu wymiarowania zasobów działającego w warstwach L1 i L2 architektury Systemu IIP. Omówiono zadania modułu wymiarowania, zdefiniowano styki z systemem zarządzania oraz Równoległymi Internetami, jak również zaproponowano algorytmy optymalizacyjne oraz przedstawiono przykładowe wyniki działania tych algorytmów.
-
Orłowo - rozwój letniska do końca lat dwudziestych XX wieku. Między historyzmem a modernizmem
PublikacjaTekst stanowi przedstawienie architektury Orłowa - a więc obecnej dzielnicy willowo-letniskowej Gdyni - od początków istnienia osady letniskowej w 1829 roku aż do końca lat dwudziestych XX wieku. Ukazuje przemiany stylowe w architekturze tego okresu, od nurtów historyzmu, poprzez styl dworkowy do wczesnego modernizmu.
-
Mobilny system monitorowania kolejowego transportu kontenerowego
PublikacjaOpisano bezprzewodowy, mobilny system monitoringu kolejowego transportu kontenerowego, jako rozwiązanie podnoszące bezpieczeństwo i efektywność takiego transportu. Scharakteryzowano budowę i działanie Sensorowo-Telekomunikacyjnego Modułu Kontenerowego (STMK) w samoorganizującej się sieci monitorującej stan wnętrza kontenera. Uzasadniono celowość zastosowania tego systemu w europejskim systemie zarządzania ruchem kolejowym ERTMS.
-
Akwarele
PublikacjaMalując dążę do ukazania indywidualnego oblicza jakim rzeczy do mnie przemawiają. Jednak pomiędzy intencją, a jej malarską interpretacją stoi akwarelowa technologia z jej regułami i specyfiką. Ta fascynująca gra możliwości i ograniczeń odbywa sie pomiędzy spontanicznym gestem mokrego pedzla a kontrolą jego styku z powierzchnią papieru.
-
Ocena pracy dźwigara zadaszenia Hali Blanika w Gdańsku
PublikacjaWartykule przedstawiono kompleksowe sprawdzenie nośności stalowej konstrukcji zadaszenia Hali Leszka Blanika w Gdańsku. Dokonano oceny wpływu otworów dużej średnicy w środnikach dźwigara na jego nośność. Oszacowano nośność nietypowego, zginanego styku doczołowego łączącego elementy dwuteowe klasy 4. Obliczenia wykonano na podstawie norm i analiz modeli MES.
-
BAZY WIEDZY I SYSTEMY WSPOMAGANIA DECYZJI [2022/23]
Kursy Online -
Programowanie obiektowe, ARiSS,IwSS [2016/17]
Kursy OnlineAutomatyka, Robotyka i Systemy Sterowania, specjalność Informatyka w Systemach Sterowania, semestr 3, stopień 2, studium dzienne magisterskie Kurs dotyczy kształcenia umiejętności związanych z programowaniem obiektowym w języku C++.
-
WPROWADZENIE DO INTERNETU RZECZY [2022/23]
Kursy Online -
BAZY WIEDZY I SYSTEMY WSPOMAGANIA DECYZJI [Niestacjonarne][2022/23]
Kursy Online -
TECHNOLOGIE INFORMACYJNE [2022/23]
Kursy Online -
PROJEKT ZESPOŁOWY [RS][2022/23]
Kursy Online -
SYSTEMY OPERACYJNE [2021/22]
Kursy Online -
Introduction to microcontrollers [2021/22]
Kursy Online -
PROJEKT ZESPOŁOWY [RS][2021/22]
Kursy Online -
SYSTEMY OPERACYJNE [2022/23]
Kursy Online