Wyszukiwarka
Filtry
wszystkich: 110
Wyniki wyszukiwania dla: CMOS TECHNOLOGY
-
A High-Efficient Low-Voltage Rectifier for CMOS Technology
PublikacjaA new configuration of rectifier suiting CMOS technology is presented. The rectifier consists of only two nchannel MOS transistors, two capacitors and two resistors; for this reason it is very favourable in manufacturing in CMOS technology. With these features the rectifier is easy to design and cheap in production. Despite its simplicity, the rectifier has relatively good characteristics, the voltage and power efficiency, and...
-
Design of high frequency OTA in 130nm CMOS technology with single 1.2v power supply
PublikacjaW artykule przedstawiono wzmacniacz transkonduktancyjny OTA zasilany niskim napięciem i przeznaczony do użycia w filtrach czasu ciągłego w zakresie wysokich częstotliwości przetwarzanych sygnałów. Stopień wejściowy zbudowany jest w oparciu o inwertery CMOS. Wartość transkonduktancji wzmacniacza jest przestrajana z wykorzystaniem efektu podłożowego tranzystorów. Omówiono również układ dostrajania wzmacniacza. Brak wewnętrznych węzłów...
-
Characteristics of an image sensor with early-vision processing fabricated in standard 0.35 µm CMOS technology
PublikacjaThe article presents measurement results of prototype integrated circuits for acquisition and processing of images in real time. In order to verify a new concept of circuit solutions of analogue image processors, experimental integrated circuits were fabricated. The integrated circuits, designed in a standard 0.35 µm CMOS technology, contain the image sensor and analogue processors that perform low-level convolution-based image...
-
CMOS implementation of an analogue median filter for image processing in real time
PublikacjaAn analogue median filter, realised in a 0.35 μm CMOS technology, is presented in this paper. The key advantages of the filter are: high speed of image processing (50 frames per second), low-power operation (below 1.25 mW under 3.3 V supply) and relatively high accuracy of signal processing. The presented filter is a part of an integrated circuit for image processing (a vision chip), containing: a photo-sensor matrix, a set of...
-
Multiple output CMOS current amplifier
PublikacjaIn this paper the multiple output current amplifier basic cell is proposed. The triple output current mirror and current follower circuit are described in detail. The cell consists of a split nMOS differential pair and accompanying biasing current sources. It is suitable for low voltage operation and exhibits highly linear DC response. Through cell devices scaling, not only unity, but also any current gains are achievable. As...
-
On analog comparators for CMOS digital pixel applications. A comparative study
PublikacjaVoltage comparator is the only – apart from the light-to-voltage converter – analog component in the digital CMOS pixel. In this work, the influence of the analog comparator nonidealities on the performance of the digital pixel has been investigated. In particular, two versions of the digital pixel have been designed in 0.35 μm CMOS technology, each using a different type of analog comparator. The properties of both versions have...
-
CMOS realisation of analogue processor for early vision processing
PublikacjaThe architecture concept of a high-speed low-power analogue vision chip, which performs low-level real-time image algorithms ispresented. The proof-of-concept prototype vision chip containing 32 × 32 photosensor array and 32 analogue processors is fabricated usinga 0.35 μm CMOS technology. The prototype can be configured to register and process images with very high speed, reaching 2000 framesper second, or achieve very low power...
-
Light-Powered Starter for Micro-Power Boost DC–DC Converter for CMOS Image Sensors
PublikacjaThe design of a starter for a low-voltage, micro-power boost DC–DC converter intended for powering CMOS image sensors is presented. A unique feature of the starter is extremely low current, below 1 nA, supplying its control circuit. Therefore, a high-voltage (1.3 V) configuration of series-connected photovoltaic diodes available in a standard CMOS process or a small external LED working in photovoltaic mode can be used as an auxiliary...
-
An Ultra-Low-Energy Analog Comparator for A/D Converters in CMOS Image Sensors
PublikacjaThis paper proposes a new solution of an ultra-low-energy analog comparator, dedicated to slope analog-to-digital converters (ADC), particularly suited for CMOS image sensors (CISs) featuring a large number of ADCs. For massively parallel imaging arrays, this number may be as high as tens-hundreds of thousands ADCs. As each ADC includes an analog comparator, the number of these comparators in CIS is always high. Detailed analysis...
-
Analog CMOS processor for early vision processing with highly reduced power consumption
PublikacjaA new approach to an analog ultra-low power visionchip design is presented. The prototype chip performs low-levelconvolutional image processing algorithms in real time. Thecircuit is implemented in 0.35 μm CMOS technology, contains64 x 64 SIMD matrix with embedded analogue processors APE(Analogue Processing Element). The photo-sensitive-matrix is of2.2 μm x 2.2 μm size, giving the density of 877 processors permm2. The matrix dissipates...
-
Bogdan Pankiewicz dr hab. inż.
OsobyBogdan Pankiewicz ukończył w 1993 r. Wydział Elektroniki Politechniki Gdańskiej, specjalność układy elektroniczne a w 2002 r. uzyskał stopień doktora w dziedzinie elektroniki na Wydziale ETI, PG. Od początku kariery jest związany z Politechniką Gdańską: najpierw jako asystent (lata 1994–2002), a następnie jako adiunkt (od 2002 r.) na Wydziale Elektroniki, Telekomunikacji i Informatyki. Zajmuje się projektowaniem analogowych i cyfrowych...
-
An Analog Sub-Miliwatt CMOS Image Sensor With Pixel-Level Convolution Processing
PublikacjaA new approach to an analog ultra-low power medium-resolution vision chip design is presented. The prototype chip performs low-level image processing algorithms in real time. Only a photo-diode, MOS switches and two capacitors are used to create an analog processing element (APE) that is able to realize any convolution algorithm based on a full 3x3 kernel. The proof-of-concept circuit is implemented in 0.35 µm CMOS technology,...
-
Hybrid‐mode single‐slope ADC with improved linearity and reduced conversion time for CMOS image sensors
PublikacjaIn the paper, a single‐slope analog‐to‐digital converter (ADC) for integrated CMOS image sensor applications with an improved technique of conversion has been proposed. The proposed hybrid‐mode ADC automatically uses one of the following conversion techniques: time based (i.e. PWM) or voltage based (i.e. single‐slope). During the ADC operation, the clock frequency and reference voltage are modified in order to reduce the conversion...
-
Ladder-Based Synthesis and Design of Low-Frequency Buffer-Based CMOS Filters
PublikacjaBuffer-based CMOS filters are maximally simplified circuits containing as few transistors as possible. Their applications, among others, include nano to micro watt biomedical sensors that process physiological signals of frequencies from 0.01 Hz to about 3 kHz. The order of a buffer-based filter is not greater than two. Hence, to obtain higher-order filters, a cascade of second-order filters is constructed. In this paper, a more...
-
Marek Wójcikowski dr hab. inż.
OsobyMarek Wójcikowski ukończył w 1993 r. Wydział Elektroniki Politechniki Gdańskiej, specjalność układy elektroniczne. W 2002 r. uzyskał stopień doktora w dziedzinie elektroniki, a w 2016 r. uzyskał stopień doktora habilitowanego na Wydziale Elektroniki Telekomunikacji i Informatyki Politechniki Gdańskiej. Od początku kariery jest związany z Politechniką Gdańską: najpierw jako asystent (lata 1994–2002), a następnie jako adiunkt (od...
-
A CMOS Pixel With Embedded ADC, Digital CDS and Gain Correction Capability for Massively Parallel Imaging Array
PublikacjaIn the paper, a CMOS pixel has been proposed for imaging arrays with massively parallel image acquisition and simultaneous compensation of dark signal nonuniformity (DSNU) as well as photoresponse nonuniformity (PRNU). In our solution the pixel contains all necessary functional blocks: a photosensor and an analog-to-digital converter (ADC) with built-in correlated double sampling (CDS) integrated together. It is implemented in...
-
Single-Slope ADC With Embedded Convolution Filter for Global-Shutter CMOS Image Sensors
PublikacjaThis brief presents an analog-to-digital converter (ADC) suitable for acquisition and processing of images in the global-shutter mode at the pixel level. The ADC consists of an analog comparator, a multi-directional shift register for the comparator states, and a 16-bit reversible binary counter with programmable step size. It works in the traditional single-slope mode. The novelty is that during each step of the reference ramp,...
-
Hardware implementation of digital image stabilization using optical flow algorithm and FPGA technology
PublikacjaW artykule przedstawiono efektywną procedurę uproszczenia algorytmu przepływu optycznego oraz jego realizację w układzie programowalnym FPGA. Zmodyfikowany algorytm wykorzystuję metodę blokowego dopasowania podobszarów oraz jednowymiarową reprezentację podobszarów. Dodatkowo, funkcja korelacji oparta jest o normę L1. W rezultacie uzyskano zmniejszenie zużytych zasobów kosztem nieznacznej utraty dokładności. Zarówno dokładność,...
-
A nine-input 1.25 mW, 34 ns CMOS analog median filter for image processing in real time
PublikacjaIn this paper an analog voltage-mode median filter, which operates on a 3 × 3 kernel is presented. The filter is implemented in a 0.35 μm CMOS technology. The proposed solution is based on voltage comparators and a bubble sort configuration. As a result, a fast (34 ns) time response with low power consumption (1.25 mW for 3.3 V) is achieved. The key advantage of the configuration is relatively high accuracy of signal processing,...
-
A 1-nS 1-V Sub-1-µW Linear CMOS OTA with Rail-to-Rail Input for Hz-Band Sensory Interfaces
PublikacjaThe paper presents an operational transconductance amplifier (OTA) with low transconductance (0.62–6.28 nS) and low power consumption (28–270 nW) for the low-frequency analog front-ends in biomedical sensor interfaces. The proposed OTA implements an innovative, highly linear voltage-to-current converter based on the channel-length-modulation effect, which can be rail-to-rail driven. At 1-V supply and 1-Vpp asymmetrical input driving,...
-
A New, Reconfigurable Circuit Offering Functionality of AND and OR Logic Gates for Use in Algorithms Implemented in Hardware
PublikacjaThe paper presents a programmable (using a 1-bit signal) digital gate that can operate in one of two OR or AND modes. A circuit of this type can also be implemented using conventional logic gates. However, in the case of the proposed circuit, compared to conventional solutions, the advantage is a much smaller number of transistors necessary for its implementation. Circuit is also much faster than its conventional counterpart. The...
-
A 0.5-V bulk-driven voltage follower / DC level shifter and its application in class AB output stage
PublikacjaA simple realization of a 0.5-V bulk-driven voltage follower/DC level shifter, designed in a 0.18um CMOS technology is presented in the paper. The circuit is characterized by large input and output voltage swings, and a DC voltage gain close to unity. The DC voltage shift between input and output terminals can be regulated in a certain interval around zero, by means of biasing current sinks. An application of the proposed voltage...
-
Automatic tuning of a resonant circuit in wireless power supply systems for biomedical sensors
PublikacjaIn this paper, a tuning method of a resonant circuit suited for wireless powering of miniature endoscopic capsules is presented and discussed. The method allows for an automatic tuning of the resonant frequency and matching impedance of a full wave rectifier loading the resonant circuit. Thereby, the receiver tunes so as to obtain the highest power efficiency under given conditions of transmission. A prototype receiver for wireless...
-
Starter for Voltage Boost Converter to Harvest Thermoelectric Energy for Body-Worn Sensors
PublikacjaThis paper examines the suitability of selected configurations of ultra-low voltage (ULV) oscilla-tors as starters for a voltage boost converter to harvest energy from a thermoelectric generator (TEG). Important properties of particularly promising configurations, suitable for on-chip imple-mentation are compared. On this basis, an improved oscillator with a low startup voltage and a high output voltage swing is proposed. The applicability...
-
Low-Voltage LDO Regulator Based on Native MOS Transistor with Improved PSR and Fast Response
PublikacjaIn this paper, a low-voltage low-dropout analog regulator (ALDO) based on a native n-channel MOS transistor is proposed. Application of the native transistor with the threshold voltage close to zero allows elimination of the charge pump in low-voltage regulators using the pass element in a common drain configuration. Such a native pass transistor configuration allows simplification of regulator design and improved performance,...
-
Rapid multi-objective design of integrated on-chip inductors by means of Pareto front exploration and design extrapolation
PublikacjaIdentification of the best trade-offs between conflicting design objectives allows for making educated design decisions as well as assessing suitability of a given component or circuit for a specific application. In case of inductors, the typical objectives include maximization of the quality factor and minimization of the layout area, as well as maintaining a required inductance at a given operating frequency. This work demonstrates...
-
A 0.5 V Nanowatt Biquadratic Low-Pass Filter with Tunable Quality Factor for Electronic Cochlea Applications
PublikacjaA novel implementation of an analogue low-power, second-order, low-pass filter with tunable quality factor (Q) is presented and discussed. The filter feature is a relatively simple, buffer-based, circuit network consisting of eleven transistors operating in a subthreshold region. Q tuning is accomplished by injecting direct current into a network node, which changes the output resistance of the transistors and, as a result, modifies...
-
Programmable Input Mode Instrumentation Amplifier Using Multiple Output Current Conveyors
PublikacjaIn this paper a programmable input mode instrumentation amplifier (IA) utilising second generation, multiple output current conveyors and transmission gates is presented. Its main advantage is the ability to choose a voltage or current mode of inputs by setting the voltage of two configuration nodes. The presented IA is prepared as an integrated circuit block to be used alone or as a sub-block in a microcontroller or in a field...
-
FPGA-Based Implementation of Real Time Optical Flow Algorithm and Its Applications for Digital Image Stabilization
PublikacjaAn efficient simplification procedure of the optical flow (OF) algorithm as well as its hardware implementation using the field programmable gate array (FPGA) technology is presented. The modified algorithm is based on block matching of subsets of successive frames, and exploits one-dimensional representation of subsets as well as the adaptive adjustments of their sizes. Also, an l1-norm-based correlation function requiring no...
-
Expedite EM-driven generation of Pareto-optimal trade-off curves for variable-turn on-chip inductors
PublikacjaThis work presents a novel approach to computationally efficient Pareto front identification for variable-turn on-chip inductors. The final outcome is a set of solutions that correspond to the best trade-offs between conflicting design objectives. Here, we consider minimising inductor area and, simultaneously, maximising its quality factor, while maintaining a specified inductance value at a given operating frequency. As opposed...
-
Pikselowy cyfrowy układ CDS przeznaczony do przetwornika obrazu CMOS
PublikacjaW artykule zaproponowano cyfrowy układ CDS (Correlated Double Sampling) przeznaczony do przetwornika obrazu CMOS. Układ różni się od klasycznych rozwiązań tym, że dwie pamięci przechowujące próbki sygnału wizyjnego zastąpiono jednym licznikiem rewersyjnym. Dzięki tej modyfikacji możliwa jest znaczna redukcja powierzchni układu CDS i umieszczenie go w każdym pikselu przetwornika obrazu CMOS. System został zaprojektowany i przesymulowany...
-
Pikselowy cyfrowy układ CDS przeznaczony do przetwornika obrazu CMOS
PublikacjaW artykule zaproponowano cyfrowy układ CDS (Correlated Double Sampling) przeznaczony do przetwornika obrazu CMOS. Układ różni się od klasycznych rozwiązań tym, że dwie pamięci przechowujące próbki sygnału wizyjnego zastąpiono jednym licznikiem rewersyjnym. Dzięki tej modyfikacji możliwa jest znaczna redukcja powierzchni układu CDS i umieszczenie go w każdym pikselu przetwornika obrazu CMOS. System został zaprojektowany i przesymulowany...
-
Niskonapięciowy filtr analogowy CMOS wykorzystujący konwerter ujemnoimpedancyjny
PublikacjaA low-voltage 3-order low-pass CMOS filter based on the novel current inversion type negative impedance converter (CNIC) is presented. It shows a badwidth of 10 MHz at 400 uW power consumption and 2 V supply voltage when realized in a 0.35 um CMOS process.
-
Niskonapięciowy filtr analogowy CMOS oparty o konwerter ujemno-impedancyjny
PublikacjaA low-voltage 3-order low-pass CMOS filter based on the novel current inversion type negative impedance converter (CNIC) is presented. It shows a badwidth of 10 MHz at 400 uW power consumption and 2 V supply voltage when realized in a 0.35 um CMOS process.
-
Projektowanie filtrów OTA C z kompresją wartości chwilowej przetwarzanych sygnałów
PublikacjaW referacie omówiono podstawowe zagadnienia związane z projektowaniem i realizacją w technologii CMOS filtrów analogowych OTA C z kompresją wartości chwilowej typu pierwiastek kwadratowy (ang. square root domain filters). Przedstawiono również wyniki pomiarów wykonanego w technologii CMOS 0.35mm (AMS) scalonego filtru 6 go rzędu z kompresją typu pierwiastek kwadratowy.
-
Zastosowanie kompresji wartości chwilowej w analogowym przetwarzaniu sygnałów
PublikacjaKompresja wartości chwilowej sygnału jest metodą alternatywną w stosunku do klasycznej kompresji obwiedni. W referacie omówiono podstawowe zagadnienia związane z projektowaniem i realizacją w technologii CMOS filtrów analogowych z kompresją wartości chwilowej typu pierwiastek kwadratowy. Przedstawiono również wyniki pomiarów wykonanego w technologii CMOS 0.35mm scalonego filtru 6 go rzędu z kompresją typu pierwiastek kwadratowy.
-
Komputerowa weryfikacja układów cyfrowych CMOS utworzonych z podukładów zasilanych ze źródeł o różnych wartościach napięcia
PublikacjaW pracy zaprezentowano wyniki komputerowej weryfikacji cyfrowego układu CMOS utworzonego z klastrów, z których każdy jest zasilany odpowiednio malejącymi wartościami napięć. Zbiór klastrów został utworzony przy pomocy algorytmu ECA (Evolutionary Clustering Algorithm) dla potrzeb redukcji mocy pobieranej ze źródła zasilającego. Otrzymane rozwiązanie, charakteryzujące się zmniejszeniem zapotrzebowania na moc, nie powoduje pogorszenia...
-
Porównanie wybranych algorytmów szeregowania zadań dla potrzeb redukcji poboru mocy cyfrowych układów CMOS.
PublikacjaSzeregowanie zadań stosowane dla potrzeb redukcji poboru mocy cyfrowych układów CMOS prowadzi do problemów NP trudnych. Stąd też brakuje analitycznych algorytmów gwarantu-jących uzyskanie optymalnego rozwiązania w akceptowalnym czasie. Praca prezentuje porównanie jakości rozwiązań wyznaczonych heurystycznymi algorytmami szeregowania zadań stosowanych na etapie syntezy wysokiego poziomu cyfrowych układów CMOS, które zostały uzyskane...
-
Problemy projektowania analogowych filtrów CMOS Gm-C czasu ciągłego w strukturach trybu napięciowego i prądowego
PublikacjaPraca dotyczy wybranych aspektów teorii projektowania analogowych filtrów CMOS Gm-C czasu ciągłego, realizowanych w strukturach układowych, wykorzystujących zlinearyzowane wzmacniacze transkonduktancyjne (Gm) i liniowe elementy pojemnościowe (C). Zaprezentowano ogólną strukturę filtrów Gm-C wraz z opisem macierzowym. Zmodyfikowany opis macierzowy podano również dla filtrów Gm-LC, wykorzystujących dodatkowo elementy indukcyjne...
-
Analogowy filtr GM-C odbiornika GSM z automatycznym dostrajaniem częstotliwości
PublikacjaW referacie przedstawiono scalony analogowy filtr CMOS Gm-C z układem automatycznego dostrajania charakterystyk częstotliwościowych, spełniający wymagania filtru kanałowego odbiornika telefonii komórkowej GSM. Jest to w pełni różnicowy dolnoprzepustowy filtr eliptyczny 5-go rzędu, charakteryzujący się niskim poborem mocy (2,4 mW) i małą powierzchnią struktury krzemowej (0,31 mm2). Częstotliwość graniczna filtru jest dostrajana...
-
Algorytmiczne metody redukcji poboru mocy w układach CMOS
PublikacjaW pracy przedstawiono wybrane możliwości zredukowania poboru mocy układów CMOS z wykorzystaniem dwóch algorytmów szeregowania zadań w procesie syntezy wysokiego poziomu układów cyfrowych. Zaprezentowano dwa opracowane algorytmy, a mianowicie MAREL i UNILO, dla których utworzono odpowiednie programy pozwalające uzyskać redukcję mocy projektowanych układów CMOS. Przeprowadzone badania testowe przy pomocy standardowych benchmarków...
-
Niskomocowy komparator z zatrzaskiem przeznaczony do cyfrowego przetwornika obrazu CMOS
PublikacjaW artykule zaproponowano realizację analogowego niskomocowego komparatora z zatrzaskiem przeznaczonego do cyfrowego piksela CMOS. Komparator zaprojektowano w technologii 0,35 μm CMOS. Układ zoptymalizowano pod kątem obniżenia poboru mocy ze źródła zasilającego i powierzchni topografii. W projekcie zastosowano techniki redukcji poboru mocy statycznej i dynamicznej. Komparator przebadano symulacyjnie w układzie cyfrowego piksela...
-
Niskomocowy komparator z zatrzaskiem przeznaczony do cyfrowego przetwornika obrazu CMOS
PublikacjaW artykule zaproponowano realizację analogowego niskomocowego komparatora z zatrzaskiem przeznaczonego do cyfrowego piksela CMOS. Komparator zaprojektowano w technologii 0,35 μm CMOS. Układ zoptymalizowano pod kątem obniżenia poboru mocy ze źródła zasilającego i powierzchni topografii. W projekcie zastosowano techniki redukcji poboru mocy statycznej i dynamicznej. Komparator przebadano symulacyjnie w układzie cyfrowego piksela...
-
Design of highly linear tunable CMOS OTA using a linearizing differentialpair in the output stage.
PublikacjaW pracy przedstawiono analityczną metodę projektowania wzmacniaczy transkonduktancyjnych CMOS o bardzo dobrej liniowości. Praca zawiera również wyniki symulacji pełnej wersji zaprojektowanego układu otrzymane przy użyciu symulatora SPICE.
-
Unity-Gain Zero-Offset CMOS Buffer with Improved Feedforward Path
PublikacjaA voltage unity-gain zero-offset CMOS amplifier with reduced gain error and increased PSRR (power supply rejection ratio) is proposed. The amplifier uses two feed mechanisms, negative feedback and supporting positive feedforward, to achieve low deviation from unit gain over the entire input range. The circuit, designed in a standard 180-nanometer 1.8-voltage CMOS process, is compared with two known buffers of similar topology,...
-
Realizacja scalonego filtru kanałowego CMOS do wielosystemowego odbiornika telefonii bezprzewodowej
PublikacjaW pracy przedstawiono projekt i realizację fizyczną scalonego filtru kanałowego przeznaczonego do wielosystemowego odbiornika telefonii bezprzewodowej. Przedstawiony filtr aktywny wykonano w technice RC w technologii 0,35 um CMOS
-
Realizacja scalonego filtru kanałowego CMOS do wielosystemowego odbiornika telefonii bezprzewodowej
PublikacjaW pracy przedstawiono projekt i realizację fizyczną i wyniki pomiarowe scalonego filtru kanałowego wielosystemowego odbiornika telefonii bezprzewodowej. Przedstawiony filtr aktywny wykonano w technice RC w technologii 0,35 um CMOS
-
Porównanie wybranych algorytmów systemu APR dla potrzeb redukcji poboru mocy cyfrowych układów CMOS
PublikacjaPraca dotyczy porównania czterech wybranych algorytmów wchodzacych w skład systemu APR (ang. Adaptive Power Reduction). Przeprowadzono weryfikację zmodyfikowanych heurystycznych algorytmów IIOI, UNILO i MAREL oraz nowego algorytmu hybrydowego (HSA) dla potrzeb syntezy wysokiego poziomu (HLS od ang. High Level Synthesis) z redukcją poboru mocy układów cyfrowych CMOS. Pozwalają one na zwiększenie poziomu redukcji mocy rozpraszanej...
-
Technique to improve CMRR at high frequencies in CMOS OTA-C filters
PublikacjaIn this paper a technique to improve the common-mode rejection ratio (CMRR) at high frequencies in the OTA-C filters is proposed. The technique is applicable to most OTA-C filters using CMOS operational transconductance amplifiers (OTA) based on differential pairs. The presented analysis shows that a significant broadening of CMRR bandwidth can be achieved by using a differential pair with the bodies of transistors connected to...
-
Prosty komparator analogowy dla cyfrowego przetwornika obrazu CMOS
PublikacjaKomparator napięciowy, oprócz przetwornika światło-napięcie, jest jedynym elementem analogowym w cyfrowym pikselu CMOS. W pracy badano wpływ nieidealności komparatora analogowego na parametry cyfrowego piksela. W tym celu zaprojektowano w technologii CMOS 0,35μm dwie wersje cyfrowego piksela, różniące się typem zastosowanego komparatora analogowego. W pierwszej wersji piksela zastosowano różnicowy komparator o zwiększonej powierzchni...