Wyszukiwarka
Filtry
wszystkich: 184
Wyniki wyszukiwania dla: fpga
-
Implementacja sprzętowa wybranych elementów GCM-AES w układzie programowalnym na karcie netFPGA
PublikacjaArtykuł przedstawia projekt oraz implementację modułu realizującego mnożenie w skończonym polu Galois GF(2128), przeznaczonego do pracy w szyfratorze AES-GCM. Moduł został zrealizowany w taki sposób, aby umożliwić jego implementację w układach programowalnych FPGA na kartach NetFPGA1G oraz NetFPGA10G. Uwaga skupiła się na zapewnieniu należytej minimalnej częstotliwości taktowania zegara oraz odpowiedniej szybkości przetwarzania...
-
Sprzętowa realizacja rozmytego sterownika elektrycznego wózka inwalidzkiego
PublikacjaW artykule przedstawiono cyfrowy system rozmyty przeznaczony do sterowania wózkiem inwalidzkim. w tym celu opracowano dedykowaną architekturę systemu, którą następnie zasymulowano w układzie reprogramowalnym FPGA. Przedstawiono wejściowe i wyjściowe zmienne lingwistyczne oraz ich funkcje przynależności, na podstawie których opracowano bazę reguł rozmytych. Proponowany rozmyty system współracuje z elektrycznymi silnikami napędowymi...
-
Implementation of magnitude calculation of complex numbers using improved alpha max plus beta min algorithm
PublikacjaThe paper presents the hardware implementation of the improved alpha max plus beta min algorithm for calculating the magnitude of complex numbers. This version of the algorithm requires the general division which is performed using a noniterative multiplicative division algorithm. We analyze in detail the division algorithm, its error and the impact of finite word-length signal representations on the assumed total computation error....
-
Akcelerator transformacji DCT do kompresji obrazu w sensorach wizyjnych
PublikacjaW komunikacie przedstawiono konfigurowalny cyfrowy akcelerator transformacji DCT przeznaczony dla enkodera wideo standardu H.264. Akcelerator realizuje także odwrotnątransformacjęDCT oraz kwantyzacjęi dekwantyzację. Akcelerator początkowo zaimplementowano w układzie FPGA. Zostałon pomyślnie zweryfikowany, a następnie zaimplementowany w układzie ASIC w technologii UMC 90 nm. Szczegółowe wyniki testów akceleratora ASIC zostały...
-
Pipelined division of signed numbers with the use of residue arithmetic for small number range with the programmable gate array
PublikacjaIn this work an architecture of the pipelined signed residue divider for the small number range is presented. Its operation is based on reciprocal calculation and multiplication by the dividend. The divisor in the signed binary form is used to compute the approximated reciprocal in the residue form by the table look-up. In order to limit the look-up table address an algorithm based on segmentation of the divisor into two segments...
-
Characteristics of an image sensor with early-vision processing fabricated in standard 0.35 µm CMOS technology
PublikacjaThe article presents measurement results of prototype integrated circuits for acquisition and processing of images in real time. In order to verify a new concept of circuit solutions of analogue image processors, experimental integrated circuits were fabricated. The integrated circuits, designed in a standard 0.35 µm CMOS technology, contain the image sensor and analogue processors that perform low-level convolution-based image...
-
Metody sprzętowej implementacji kryptografii odpornej na kryptoanalizę
PublikacjaW pracy zaprezentowano problematykę kryptoanalizy implementacji sprzętowych bazującej na informacji z kanału bocznego. Opisano rodzaje ataków pasywnych ze szczególnym uwzględnieniem analizy czasowej i analizy poboru mocy. Przedstawiono podstawowe metody zapobiegania atakom. Zaproponowano metodę projektowania wykorzystującą wyrównywanie mocy w asynchronicznych układach kombinacyjnych oraz w układach synchronicznych. Dokonano implementacji...
-
Akcelerator predykcji wewnątrzramkowej H.264 do kompresji obrazu w sensorach wizyjnych
PublikacjaW artykule przedstawiono konfigurowalny cyfrowy akcelerator predykcji wewnątrzramkowej przeznaczony dla enkodera wideo standardu H.264. Akcelerator realizuje predykcję typu „intra” dla makrobloków luminancji o wymiarach 4x4 i 16x16. Akcelerator wstępnie zaimplementowano w układzie FPGA, gdzie został on pomyślnie zweryfikowany, a następnie zaimplementowano go w układzie ASIC w technologii UMC 90 nm. Szczegółowe wyniki testów akceleratora...
-
Akcelerator predykcji wewnątrzramkowej H.264 do kompresji obrazu w sensorach wizyjnych
PublikacjaW komunikacie przedstawiono konfigurowalny cyfrowy akcelerator predykcji wewnątrzramkowej przeznaczony dla enkodera wideo standardu H.264. Akcelerator realizuje predykcję typu „intra” dla makrobloków luminancji o wymiarach 4x4 i 16x16. Akcelerator wstępnie zaimplementowano w układzie FPGA, gdzie został on pomyślnie zweryfikowany, a następnie zaimplementowano go w układzie ASIC w technologii UMC 90 nm. Szczegółowe wyniki testów...
-
MIKROPROCESOROWE UKŁADY STEROWANIA [Niestacjonarne][2023/24]
Kursy OnlineOmówienie podstawowych układów logicznych takich jak: bufory, rejestry, zatrzaski, dekodery, translatory napięć, przełączniki analogowe, przełączniki cyfrowe, przetworniki ADC, przetworniki DAC. Opis działania mikroprocesorowych układów sterowania bazujących na procesorach DSP, układach FPGA, mikrokontrolerach. Nawiązanie do języków programowania C oraz HDL. Kurs składa się z dwóch części, pierwsza obejmuje 4 wykłady oraz kolokwium,...
-
Sprzętowo - programowa analiza obrazu otrzymanego z detektora obiektów ruchomych
PublikacjaW artykule przedstawiono budowę wewnętrzną oraz zasadę działania sprzętowo - programowego bloku realizującego analizę danych z obrazowego detektora ruchu. System zrealizowano za pomocą 2 identycznych procesorów 8-bitowych pracujących synchronicznie, jednego 32-bitowego procesora typu BA12 [4] oraz zestawu tablic pamięci. Algorytm analizy obrazu jest dwuetapowy. W pierwszym etapie następuje transformacja geometryczna umoŜliwiająca...
-
Vision-based parking lot occupancy evaluation system using 2D separable discrete wavelet transform
PublikacjaA simple system for rough estimation of the occupancy of an ad-hoc organized parking lot is presented. A reasonably simple microprocessor hardware with a low resolution monochrome video camera observing the parking lot from the location high above the parking surface is capable of running the proposed 2-D separable discrete wavelet transform (DWT)-based algorithm, reporting the percentage of the observed parking area occupied by...
-
Parallel Background Subtraction in Video Streams Using OpenCL on GPU Platforms
PublikacjaImplementation of the background subtraction algorithm using OpenCL platform is presented. The algorithm processes live stream of video frames from the surveillance camera in on-line mode. Processing is performed using a host machine and a parallel computing device. The work focuses on optimizing an OpenCL algorithm implementation for GPU devices by taking into account specific features of the GPU architecture, such as memory access,...
-
REALIZACJA ELEMENTÓW SKŁADOWYCH ŁĄCZA RADIOWEGO Z UŻYCIEM URZĄDZEŃ RADIA PROGRAMOWALNEGO TYPU USRP
PublikacjaPrzez ostatnią dekadę projektowanie systemów radiowych zaczęło w coraz większym stopniu polegać na cyfrowym przetwarzaniu sygnałów. Możliwość i moc obliczeniowa procesorów ogólnego przeznaczenia GPP (General Purpose Processor), procesorów sygnałowych DSP (Digital Signal Processor) oraz układów programowalnych FPGA (Field Programmable Gate Array) znacząco wzrosła zgodnie z prawem Moor’a. Naturalnym następstwem tego trendu było większe...
-
Soft-core processors as SoC prototyping solution for cryptographic application
PublikacjaArtykuł przedstawia metodę wykorzystania procesora soft-core w zastosowaniach kryptografii. Przedstawione są problemy oraz zagadnienia, które udowadniają potrzebę wprowadzania silnych zabezpieczeń na niskim poziomie systemu sprzętowo-programowego. Istniejące zagrożenia stanowią wyzwanie dla projektantów bezpiecznych systemów, a sprzętowa realizacja obsługi algorytmu kryptograficznego AES jest dobrym przykładem rozwiązania tych...
-
Wirtualny analizator stanów logicznych na bazie układu typu "System on a Chip"
PublikacjaW dobie dominacji układów cyfrowych, jednym z ważniejszych narzędzi uruchomieniowych jest analizator stanów logicznych (ASL). Komercyjne przyrządy nie są tanie, choć ich możliwości diagnostyczne uzasadniają cenę. W artykule przedstawiono ASL w konwencji przyrządu wirtualnego połączonego z PC poprzez interfejs USB, co obniża koszt urządzenia bez znaczącego pogorszenia jego możliwości. Wykorzystano układ typu SoC "System on a Chip"...
-
A Direct Modulation for Matrix Converters based on the Onecycle Atomic operation developed in Verilog HDL.
PublikacjaThis paper presents a fast direct Pulse Width Modulation (PWM) algorithm for the Conventional Matrix Converters (CMC) developed in Verilog Hardware Description language (HDL). All PWM duty cycle calculations are performed in one cycle by an atomic operation designed as a digital module using FPGA basic blocks. The algorithm can be extended to any number of output phase. The improved version of the discontinuous Direct Analytic...
-
Akcelerator transformacji DCT do kompresji obrazu w sensorach wizyjnych
PublikacjaW komunikacie przedstawiono konfigurowalny cyfrowyakcelerator transformacji DCT przeznaczony dla enkodera wideo standardu H.264. Akcelerator realizuje także odwrotnątransformacjęDCT oraz kwantyzację i dekwantyzację. Akcelerator początkowo zaimplementowano w układzie FPGA. Został on pomyślnie zweryfikowany, a następnie zaimplementowany w układzie ASIC w technologiiUMC 90 nm. Szczegółowe wyniki testów akceleratora ASIC zostały...
-
Mikroprocesorowe Układy Sterowania
Kursy OnlineMikroprocesorowe Układu Sterowania to przedmiot, na którym słuchacze zapoznają się z podstawowymi układami stosowanymi w elektronice nakierunkowanej na przetwarzanie energii, w tym z procesorami oraz programowalnymi układami logicznymi. Te ostatnie w postaci układów FPGA staną się bazą do projektowania struktur 32-bitowego procesora a następnie jego uruchomienia oraz debugowania. Wykład ma charakter ogólny lecz zajęcia laboratoryjne...
-
Energy Management of Microgrid System
PublikacjaW artykule przedstawiono system sterowania rozproszonych źródeł energii (DER) w oparciu o protokół Ethernet POWERLINK. Autorzy opracowali metody komunikowania się z systemu Zarządzania Energią z przekształtnikami energoelektronicznymi w system zwany mikrosiecią (Microgrid). W artykule przedstawiono optymalny podział mocy pomiędzy źródłami wytwórczymi a obciążeniem. System ten składa się z: kogeneratora z silnikiem na gaz ziemny...
-
Programmable Input Mode Instrumentation Amplifier Using Multiple Output Current Conveyors
PublikacjaIn this paper a programmable input mode instrumentation amplifier (IA) utilising second generation, multiple output current conveyors and transmission gates is presented. Its main advantage is the ability to choose a voltage or current mode of inputs by setting the voltage of two configuration nodes. The presented IA is prepared as an integrated circuit block to be used alone or as a sub-block in a microcontroller or in a field...
-
Speed sensorless induction motor drive with predictive current controller
PublikacjaToday, speed sensorless modes of operation are becoming standard solutions in the area of electric drives. This paper presents a speed sensorless control system of an induction motor with a predictive current controller. A closed-loop estimation system with robustness against motor parameter variation is used for the control approach. The proposed algorithm has been implemented using field-programmable gate arrays (FPGAs) and a...
-
The contactless method of chip-to-chip high-speed data transmission monitoring
PublikacjaThis paper presents a technique of decoupling differential signals transmitted in a pair of microstrip lines on a printed circuit board (PCB), using dedicated coupler for high speed data transmission monitoring in chip-to-chip interconnections. The coupler used for signal probing is overlayed on the pair of microstrip lines under test, and provides a signal to the next blocks of the measurement system without disturbing transmission...
-
COMPARISON OF SYSTEM ON CHIP TECHNOLOGIES FOR SPACE APPLICATIONS
PublikacjaThe paper presents a review of technologies available for the implementation of digital and mixed signal systems, particularly the system on a chip (SoC) for space applications. The phenomena encountered in the space environment are briefly presented, together with the known solutions, regarding the design of complex electronic systems. The most important norms regarding single die integrated circuits designed for space are also...
-
HILS for the Design of Three-Wheeled Mobile Platform Motion Surveillance System with a Use of Energy Performance Index
PublikacjaCurrent tendency in mechatronic design requires the use of comprehensive development of an environment, which gives the possibility to prototype, design, simulate and integrate with dedicated hardware. The paper discusses the Hardware-In-the-Loop Simulations (HILS) mechatronic technique, used during the design of the surveillance system based on energy performance index. The presented test configuration (physical controller – emulated...
-
Implementation of Addition and Subtraction Operations in Multiple Precision Arithmetic
PublikacjaIn this paper, we present a digital circuit of arithmetic unit implementing addition and subtraction operations in multiple-precision arithmetic (MPA). This adder-subtractor unit is a part of MPA coprocessor supporting and offloading the central processing unit (CPU) in computations requiring precision higher than 32/64 bits. Although addition and subtraction operations of two n-digit numbers require O(n) operations, the efficient...
-
Multi-core processing system for real-time image processing in embedded computer vision applications
PublikacjaW artykule opisano architekturę wielordzeniowego programowalnego systemu do przetwarzania obrazów w czasie rzeczywistym. Dane obrazu są przetwarzane równocześnie przez wszystkie procesory. System umożliwia niskopoziomowe przetwarzanie obrazów,np. odejmowanie tła, wykrywanie obiektów ruchomych, transformacje geometryczne, indeksowanie wykrytych obiektów, ocena ich kształtu oraz podstawowa analiza trajektorii ruchu. Ang:This paper...
-
Digital structures for high-speed signal processing
PublikacjaThe work covers several issues of realization of digital structures for pipelined processing of real and complex signals with the use of binary arithmetic and residue arithmetic. Basic rules of performing operations in residue arithmetic are presented along with selected residue number systems for processing of complex signals and computation of convolution. Subsequently, methods of conversion of numbers from weighted systems to...
-
Radar with rotary head
PublikacjaNowadays usage of radars is no longer reserved only for the military purpose. It finds many applications in various areas of science and industry. It may be used in order to obtain extended information about the state of critical infrastructure, like shipyards or petrochemical plants. Furthermore, it may be applied in vision denied environments. The aim of this project...
-
Tomasz Mazurkiewicz
Osoby -
Routing Method for Interplanetary Satellite Communication in IoT Networks Based on IPv6
PublikacjaThe matter of interplanetary network (IPN) connection is a complex and sophisticated topic. Space missions are aimed inter alia at studying the outer planets of our solar system. Data transmission itself, as well as receiving data from satellites located on the borders of the solar system, was only possible thanks to the use of powerful deep space network (DSN) receivers, located in various places on the surface of the Earth. In...
-
Scaling of numbers in residue arithmetic with the flexible selection of scaling factor
PublikacjaA scaling technique of numbers in resudue arithmetic with the flexible selection of the scaling factor is presented. The required scaling factor can be selected from the set of moduli products of the Residue Number System (RNS) base. By permutation of moduli of the number system base it is possible to create many auxilliary Mixed-Radix Systems associated with the given RNS with respect to the base, but they have different sets...
-
Pipelined Two-Operand Modular Adders
PublikacjaPipelined two-operand modular adder (TOMA) is one of basic components used in digital signal processing (DSP) systems that use the residue number system (RNS). Such modular adders are used in binary/residue and residue/binary converters, residue multipliers and scalers as well as within residue processing channels. The structure of pipelined TOMAs is usually obtained by inserting an appropriate number of pipeline register layers within...
-
Adeel Mirza
Osoby