Search
displaying 1000 best results Help
Search results for: FIELD PROGRAMMABLE GATE ARRAYS, HIGH LEVEL SYNTHESIS, SYSTEMS SIMULATION
-
FPGA Based Real Time Simulations of the Face Milling Process
PublicationThe article presents a successful implementation of the milling process simulation at the Field-Programmable Gate Array (FPGA). By using FPGA, very rigorous Real-Time (RT) simulation requirements can be met. The response time of the FPGA simulations is significantly reduced, and the time synchronization is better than in a typical RT system implemented in software. The FPGA-based approach is characterized by enormous flexibility...
-
Routing Method for Interplanetary Satellite Communication in IoT Networks Based on IPv6
PublicationThe matter of interplanetary network (IPN) connection is a complex and sophisticated topic. Space missions are aimed inter alia at studying the outer planets of our solar system. Data transmission itself, as well as receiving data from satellites located on the borders of the solar system, was only possible thanks to the use of powerful deep space network (DSN) receivers, located in various places on the surface of the Earth. In...
-
IP Core of Coprocessor for Multiple-Precision-Arithmetic Computations
PublicationIn this paper, we present an IP core of coprocessor supporting computations requiring integer multiple-precision arithmetic (MPA). Whilst standard 32/64-bit arithmetic is sufficient to solve many computing problems, there are still applications that require higher numerical precision. Hence, the purpose of the developed coprocessor is to support and offload central processing unit (CPU) in such computations. The developed digital...
-
A New, Reconfigurable Circuit Offering Functionality of AND and OR Logic Gates for Use in Algorithms Implemented in Hardware
PublicationThe paper presents a programmable (using a 1-bit signal) digital gate that can operate in one of two OR or AND modes. A circuit of this type can also be implemented using conventional logic gates. However, in the case of the proposed circuit, compared to conventional solutions, the advantage is a much smaller number of transistors necessary for its implementation. Circuit is also much faster than its conventional counterpart. The...
-
FPGA implementation of the multiplication operation in multiple-precision arithmetic
PublicationAlthough standard 32/64-bit arithmetic is sufficient to solve most of the scientific-computing problems, there are still problems that require higher numerical precision. Multiple-precision arithmetic (MPA) libraries are software tools for emulation of computations in a user-defined precision. However, availability of a reconfigurable cards based on field-programmable gate arrays (FPGAs) in computing systems allows one to implement...
-
Verification and Benchmarking in MPA Coprocessor Design Process
PublicationThis paper presents verification and benchmarking required for the development of a coprocessor digital circuit for integer multiple-precision arithmetic (MPA). Its code is developed, with the use of very high speed integrated circuit hardware description language (VHDL), as an intellectual property core. Therefore, it can be used by a final user within their own computing system based on field-programmable gate arrays (FPGAs)....
-
Speed sensorless induction motor drive with predictive current controller
PublicationToday, speed sensorless modes of operation are becoming standard solutions in the area of electric drives. This paper presents a speed sensorless control system of an induction motor with a predictive current controller. A closed-loop estimation system with robustness against motor parameter variation is used for the control approach. The proposed algorithm has been implemented using field-programmable gate arrays (FPGAs) and a...
-
Power equalization of AES FPGA implementation
PublicationThis paper briefly introduces side channel attacks on cryptographic hardware with special emphasis on differential power analysis(DPA). Based on existing countermeasures against DPA, design method combining power equalization for synchronous and combinatorialcircuits has been proposed. AES algorithm has been implemented in Xilinx Spartan II-E field programmable gate array (FPGA) deviceusing the standard and power-equalized methods....
-
Paweł Rościszewski dr inż.
PeoplePaweł Rościszewski received his PhD in Computer Science at Gdańsk University of Technology in 2018 based on PhD thesis entitled: "Optimization of hybrid parallel application execution in heterogeneous high performance computing systems considering execution time and power consumption". Currently, he is an Assistant Professor at the Faculty of Electronics, Telecommunications and Informatics, Gdańsk University of Technology, Poland....
-
Implementation of Coprocessor for Integer Multiple Precision Arithmetic on Zynq Ultrascale+ MPSoC
PublicationRecently, we have opened the source code of coprocessor for multiple-precision arithmetic (MPA). In this contribution, the implementation and benchmarking results for this MPA coprocessor are presented on modern Zynq Ultrascale+ multiprocessor system on chip, which combines field-programmable gate array with quad-core ARM Cortex-A53 64-bit central processing unit (CPU). In our benchmark, a single coprocessor can be up to 4.5 times...
-
COMPARISON OF SYSTEM ON CHIP TECHNOLOGIES FOR SPACE APPLICATIONS
PublicationThe paper presents a review of technologies available for the implementation of digital and mixed signal systems, particularly the system on a chip (SoC) for space applications. The phenomena encountered in the space environment are briefly presented, together with the known solutions, regarding the design of complex electronic systems. The most important norms regarding single die integrated circuits designed for space are also...
-
Open-Source Coprocessor for Integer Multiple Precision Arithmetic
PublicationThis paper presents an open-source digital circuit of the coprocessor for an integer multiple-precision arithmetic (MPA). The purpose of this coprocessor is to support a central processing unit (CPU) by offloading computations requiring integer precision higher than 32/64 bits. The coprocessor is developed using the very high speed integrated circuit hardware description language (VHDL) as an intellectual property (IP) core. Therefore,...
-
FPGA realization of an improved alpha max plus beta min algorithm
PublicationThe generalized improved version of the alpha max plus beta min square-rooting algorithm and its realization in the Field Programmable Gate Array (FPGA) are presented. The algorithm computes the square root to calculate the approximate magnitude of a complex sample. It is especially useful for pipelined calculations in the DSP. In case of four approximation regions it is possible to reduce the peak error form 3.95% to 0.33%. This...
-
Programmable Input Mode Instrumentation Amplifier Using Multiple Output Current Conveyors
PublicationIn this paper a programmable input mode instrumentation amplifier (IA) utilising second generation, multiple output current conveyors and transmission gates is presented. Its main advantage is the ability to choose a voltage or current mode of inputs by setting the voltage of two configuration nodes. The presented IA is prepared as an integrated circuit block to be used alone or as a sub-block in a microcontroller or in a field...
-
Acceleration of Electromagnetic Simulations on Reconfigurable FPGA Card
PublicationIn this contribution, the hardware acceleration of electromagnetic simulations on the reconfigurable field-programmable-gate-array (FPGA) card is presented. In the developed implementation of scientific computations, the matrix-assembly phase of the method of moments (MoM) is accelerated on the Xilinx Alveo U200 card. The computational method involves discretization of the frequency-domain mixed potential integral equation using...
-
FPGA-Based Implementation of Real Time Optical Flow Algorithm and Its Applications for Digital Image Stabilization
PublicationAn efficient simplification procedure of the optical flow (OF) algorithm as well as its hardware implementation using the field programmable gate array (FPGA) technology is presented. The modified algorithm is based on block matching of subsets of successive frames, and exploits one-dimensional representation of subsets as well as the adaptive adjustments of their sizes. Also, an l1-norm-based correlation function requiring no...
-
Mohammad Hossein Ghaemi dr inż.
PeopleMohammad Hossein Ghaemi Mohammad Hossein Ghaemi (1967), is an Assistant Professor at the Faculty of Mechanical Engineering and Ship Technology - WIMiO (till 2020: Faculty of Ocean Engineering and Ship Technology), Department of Automatics and Marine Energy Engineering. He studied first at Tehran University, where was graduated in the field of Mechanical Engineering (Solid Mechanics). Then he received his MSc degree in the area...
-
FPGA-Based System for Electromagnetic Interference Evaluation in Random Modulated DC/DC Converters
PublicationField-Programmable Gate Array (FPGA) provides the possibility to design new “electromagnetic compatibility (EMC) friendly” control techniques for power electronic converters. Such control techniques use pseudo-random modulators (RanM) to control the converter switches. However, some issues connected with the FPGA-based design of RanM, such as matching the range of fixed-point numbers, might be challenging. The modern programming...
-
FPGA Acceleration of Matrix-Assembly Phase of RWG-Based MoM
PublicationIn this letter, the field-programmable-gate-array accelerated implementation of matrix-assembly phase of the method of moments (MoM) is presented. The solution is based on a discretization of the frequency-domain mixed potential integral equation using the Rao-Wilton-Glisson basis functions and their extension to wire-to-surface junctions. To take advantage of the given hardware resources (i.e., Xilinx Alveo U200 accelerator card),...
-
Marek Czachor prof. dr hab.
People -
HILS for the Design of Three-Wheeled Mobile Platform Motion Surveillance System with a Use of Energy Performance Index
PublicationCurrent tendency in mechatronic design requires the use of comprehensive development of an environment, which gives the possibility to prototype, design, simulate and integrate with dedicated hardware. The paper discusses the Hardware-In-the-Loop Simulations (HILS) mechatronic technique, used during the design of the surveillance system based on energy performance index. The presented test configuration (physical controller – emulated...
-
PROJEKTOWANIE WIELOWYMIAROWEGO REGULATORA BACKSTEPPING W UKŁADZIE DYNAMICZNEGO POZYCJONOWANIA STATKU
PublicationW komercyjnych systemach dynamicznego pozycjonowania statku, pomimo znacznego wzrostu poziomu automatyzacji, wykorzystywane jest nadal sterowanie typu PID. Poprawę jakości procesu pozycjonowania może umożliwić wykorzystanie bardziej efektywnych algorytmów, oferujących zaawansowane nieliniowe techniki sterowania. W artykule przedstawiono zagadnienie projektowania regulatora pozycji i kursu dla układu dynamicznego pozycjonowania...
-
Hardware implementation of digital image stabilization using optical flow algorithm and FPGA technology
PublicationW artykule przedstawiono efektywną procedurę uproszczenia algorytmu przepływu optycznego oraz jego realizację w układzie programowalnym FPGA. Zmodyfikowany algorytm wykorzystuję metodę blokowego dopasowania podobszarów oraz jednowymiarową reprezentację podobszarów. Dodatkowo, funkcja korelacji oparta jest o normę L1. W rezultacie uzyskano zmniejszenie zużytych zasobów kosztem nieznacznej utraty dokładności. Zarówno dokładność,...
-
A new concept of PWM duty cycle computation using the Barycentric Coordinates in a Three-Dimensional voltage vectors arrangement
PublicationThe paper presents a novel approach to the Pulse Width Modulation (PWM) duty cycle computing for complex or irregular voltage vector arrangements in the two (2D) and three–dimensional (3D) Cartesian coordinate systems. The given vectors arrangement can be built using at least three vectors or collections with variable number of involved vectors (i.e. virtual vectors). Graphically, these vectors form a convex figure, in particular,...
-
Sprzętowa implementacja koprocesora dla zastosowań kryptograficznych
PublicationW pracy przedstawiono procedurę implementacji elektronicznej skrzynki podawczej z wykorzystaniem zasobów sprzętowych na płytce FPGA (Filed Programmable Gate Array) typu Virtex 4. Przedstawiono ogólna zasadę działania skrzynki podawczej oraz opisano parametry i właściwości poszczególnych modułów funkcjonalnych systemu tj.: modułu TFTP Trivia File Transfer Protocol), serwera WWW, funkcji skrótu oraz asymetrycznego algorytm kryptograficznego....
-
Arsalan Muhammad Soomar Doctoral Student
PeopleHi, I'm Arsalan Muhammad Soomar, an Electrical Engineer. I received my Master's and Bachelor's Degree in the field of Electrical Engineering from Mehran University of Engineering and Technology, Jamshoro, Sindh, Pakistan. Currently enrolled as a Doctoral student at the Gdansk University of Technology, Gdansk, Poland. Also worked in Yellowlite. INC, Ohio as a Solar Design Engineer. HEADLINE Currently Enrolled as a Doctoral...
-
Implementation of multi-operand addition in FPGA using high-level synthesis
PublicationThe paper presents the results of high-level synthesis (HLS) of multi-operand adders in FPGA using the Vivado Xilinx environment. The aim was to estimate the hardware amount and latency of adders described in C-code. The main task of the presented experiments was to compare the implementations of the carry-save adder (CSA) type multi-operand adders obtained as the effect of the HLS synthesis and those based on the basic component...
-
RNS/TCS CONVERTER DESIGN USING HIGH-LEVEL SYNTHESIS IN FPGA
PublicationAn experimental high-level synthesis (HLS) of the residue number system (RNS) to two’s-complement system (TCS) converter in the Vivado Xilinx FPGA environment is shown. The assumed approach makes use of the Chinese Remainder Theorem I (CRT I). The HLS simplifies and accelerates the design and implementation process, moreover the HLS synthesized architecture requires less hardware by about 20% but the operational frequency is smaller...
-
Robert Bogdanowicz dr hab. inż.
PeopleRobert Bogdanowicz received his Ph.D. degree with honours in Electronics from the Gdansk University of Technology. He worked as a post-doc researcher in Ernst-Moritz-Arndt-Universität Greifswald Institut für Physik. He has initiated optical emission imaging of muti-magnetron pulsed plasma and contributed to the development of antibacterial implant coatings deposited by high-power impulse magnetron sputtering. He moved back to...
-
REALIZACJA ELEMENTÓW SKŁADOWYCH ŁĄCZA RADIOWEGO Z UŻYCIEM URZĄDZEŃ RADIA PROGRAMOWALNEGO TYPU USRP
PublicationPrzez ostatnią dekadę projektowanie systemów radiowych zaczęło w coraz większym stopniu polegać na cyfrowym przetwarzaniu sygnałów. Możliwość i moc obliczeniowa procesorów ogólnego przeznaczenia GPP (General Purpose Processor), procesorów sygnałowych DSP (Digital Signal Processor) oraz układów programowalnych FPGA (Field Programmable Gate Array) znacząco wzrosła zgodnie z prawem Moor’a. Naturalnym następstwem tego trendu było większe...
-
HIGH LEVEL SYNTHESIS IN FPGA OF TCS/RNS CONVERTER
PublicationThe work presents the design process of the TCS/RNS (two's complement–to– residue) converter in Xilinx FPGA with the use of HLS approach. This new approach allows for the design of dedicated FPGA circuits using high level languages such as C++ language. Such approach replaces, to some extent, much more tedious design with VHDL or Verilog and facilitates the design process. The algorithm realized by the given hardware circuit is...
-
Wieloobszarowa regulacja systemu turbogeneratora elektrowni jądrowej =Multiregional control of nuclear power plant turbogenerator system
PublicationW artykule przedstawiono propozycję zaawansowanej struktury sterowania układem turbogeneratora w szerokim zakresie zmian zapotrzebowania na moc czynną. Dla potrzeb syntezy tej struktury wykorzystano nieliniowe, dynamiczne modele turbiny parowej i generatora synchronicznego współpracującego z systemem elektroenergetycznym. Zaproponowane algorytmy sterowania oparte są odpowiednio o wieloobszarowe regulatory rozmyte, z lokalnymi regulatorami...
-
Modelowanie systemów energetycznych wytwarzania energii elektrycznej i ciepła do celów planowania rozwoju - wybrane zagadnienia
PublicationSystemy energetyczne wymagają przemian technologicznych w kierunku neutralności klimatycznej. W Polsce, w której systemie elektroenergetycznym i systemach ciepłowniczych dominują przestarzałe elektrownie i ciepłownie węglowe, dążenie do minimalizacji wpływu na środowisko wiąże się z wysokimi kosztami. Dlatego należy szukać optymalnych ścieżek roz-woju energetyki, aby osiągnąć ambitne długoterminowe cele strategiczne, przy minimalizacji...
-
Przygotowanie, realizacja i ocena pomiarów terenowych do identyfikacji oporności hydraulicznej sieci wodociągowej
PublicationW procesie tworzenia komputerowego modelu przepływów (KMP) jednym z wiodących zadań jest przygotowanie i realizacja pomiarów terenowych w celu identyfikacji oporności hydraulicznej czynnej sieci wodociągowej. Motywacją autora do przedstawienia zasad postępowania w tym zakresie jest narastająca niefrasobliwość twórców KMP, którzy w nieuprawniony sposób używają paramodeli do rozwiązywania problemów inżynierskich. W pracy zdefiniowano...
-
Przykłady realizacji i interpretacji wyników sondażowych pomiarów terenowych w czynnych systemach dystrybucji wody
PublicationW pracy przedstawiono przebieg realizacji i rezultaty sondażowych pomiarów terenowych w trzech układach dystrybucji wody o zróżnicowanym przewymiarowaniu sieci wodociągowej. Pomiary przeprowadzono w dążeniu do identyfikacji właściwości (cech) strukturalnych i funkcjonalnych układów po wieloletniej ich eksploatacji. Ustalenia te determinują opracowanie programu realizacji pomiarów dla potrzeb tarowania komputerowego modelu przepływu...
-
Przykłady realizacji i interpretacji wyników sondażowych pomiarów terenowych w czynnych systemach wodociągowych
PublicationW pracy przedstawiono przebieg realizacji i rezultaty sondażowych pomiarów terenowych w trzech układach dystrybucji wody o zróżnicowanym przewymiarowaniu sieci wodociągowej. Pomiary przeprowadzono w dążeniu do identyfikacji właściwości (cech) strukturalnych i funkcjonalnych układów po wieloletniej ich eksploatacji. Ustalenia te determinują opracowanie programu realizacji pomiarów dla potrzeb tarowania komputerowego modelu przepływu...
-
Simulation-Based Design of Microstrip Linear Antenna Arrays Using Fast Radiation Response Surrogates
PublicationFast yet accurate technique for simulation-based design of linear arrays of microstrip patch antennas is presented. Our technique includes: (i) optimization of the corrected array factor of the antenna array under design for a phase excitation taper resulting in reduced side lobes; (ii) simulation-driven optimization of the array element for element dimensions resulting in matching at and about operational frequency, and (iii)...
-
Widely parameterizable high-level synthesis
Publication -
High-Level Model for the Design of KPIs for Smart Cities Systems
PublicationThe main goal of the paper is to build a high-level model for the design of KPIs. Currently, the development and processes of cities have been checked by KPI indicators. The authors realized that there is a limited usability of KPIs for both the users and IT specialists who are preparing them. Another observation was that the process of the implementation of Smart Cities systems is very complicated. Due to this the concept of a...
-
Możliwości zastosowań, potencjalne źródła oraz ewolucja technologiczna sposobu otrzymywania trehalozy ze szczególnym uwzględnieniem enzymu syntazy trehalozy [EC 5.4.99.16]
PublicationJedna z wiodących gałęzi współczesnej biotechnologii opiera się na produkcji białek – przede wszystkim enzymów. Są one powszechnie wykorzystywane: od przemysłu chemicznego poprzez przemysł spożywczy aż po medycynę i życie codzienne (czy ktoś wyobraża sobie w dzisiejszych czasach proszek do prania „bez enzymu”). Przed rozwojem nowoczesnych metod biologii molekularnej i inżynierii genetycznej pozyskiwano interesujące substancje z...
-
Python based high-level synthesis compiler
Publication -
Machine Learning in Multi-Agent Systems using Associative Arrays
PublicationIn this paper, a new machine learning algorithm for multi-agent systems is introduced. The algorithm is based on associative arrays, thus it becomes less complex and more efficient substitute of artificial neural networks and Bayesian networks, which is confirmed by performance measurements. Implementation of machine learning algorithm in multi-agent system for aided design of selected control systems allowed to improve the performance...
-
High level synthesis with adaptive evolutionary algorithm for solving reliability and thermal problems in reconfigurable microelectronic systems.
PublicationPraca dotyczy badań efektywności adaptacyjnego algorytmu ewolucyjnego (AEA)zastosowanego do syntezy wysokiego poziomu układów cyfrowych CMOS w celu zredukowania rozpraszanej przez nie mocy. W wyniku obniżenia poziomu mocy pobieranej przez układ mikroelektroniczny uzyskuje się zmniejszenie szczytowej i średniej temperatury układu scalonego co z kolei prowadzi do wzrostu niezawodności całego systemu. Podczas przeprowadzonych...
-
Simulation of Parallel Applications on Large-scale Distributed Systems
PublicationThis chapter has a form of a review article in the field of simulating High-Performance Computing systems. We justify the need for a new versatile simulator considering heterogeneity, energy efficiency and reliability of HPC systems. We sketch the problems that need to be solved by such simulator and rationalize using discrete-event simulation for this purpose. Based on a review of existing discrete-event HPC simulation solutions...
-
Pipelined sceling of signed residue numbers with the mixed-radix conversion in the programmable gate array
PublicationIn this work a scaling technique of signed residue numbers is proposed. The method is based on conversion to the Mixed-Radix System (MRS) adapted for the FPGA implementation. The scaling factor is assumed to be a moduli product from the Residue Number System (RNS) base. Scaling is performed by scaling of terms of the mixed-radix expansion, generation of residue reprezentation of scaled terms, binary addition of these representations...
-
Orken Mamyrbayev Professor
People1. Education: Higher. In 2001, graduated from the Abay Almaty State University (now Abay Kazakh National Pedagogical University), in the specialty: Computer science and computerization manager. 2. Academic degree: Ph.D. in the specialty "6D070300-Information systems". The dissertation was defended in 2014 on the topic: "Kazakh soileulerin tanudyn kupmodaldy zhuyesin kuru". Under my supervision, 16 masters, 1 dissertation...
-
Control systems with programmable controllers - teaching aspects.
PublicationSterowniki programowalne są obecnie podstawowymi urządzeniami wykorzystywanymi w systemach sterowania i dlatego od absolwentów uczelni technicznych, a szczególnie absolwentów wydziałów elektrycznych, oczekuje się posiadania przynajmniej podstawowej wiedzy o sterownikach programowalnych i ich zastosowaniach. W pracy przedstawiono wybrane aspekty wprowadzenia do dydaktyki przedmiotu ''Systemy sterowania ze sterownikami programowalnymi''...
-
Pipelined division of signed numbers with the use of residue arithmetic for small number range with the programmable gate array
PublicationIn this work an architecture of the pipelined signed residue divider for the small number range is presented. Its operation is based on reciprocal calculation and multiplication by the dividend. The divisor in the signed binary form is used to compute the approximated reciprocal in the residue form by the table look-up. In order to limit the look-up table address an algorithm based on segmentation of the divisor into two segments...
-
Analog filter design system for field programmable analog array.
PublicationObiektowy system do automatycznego projektowania filtrów kaskadowych i symetrycznych filtrów FLF z wykorzystaniem wzmacniaczy transkonuktancyjnych OTACi bloków bikwadratowych z optymalizacją zakresu dynamiki, zniekształceń i wrażliwości. System umożliwia realizację standardowych aproksymacji charakterystyk amplitudowych oraz dowolnie zdefiniowanych przez użytkownika.
-
Hydraulic gate contact areas in view of investigation and field experience
PublicationW pracy podano ogólny przegląd dotyczący określenia powierzchni kontaktowych zamknięć wodnych. Szczególną uwagę zwrócono na siły występujące w powierzchniach kontaktowych zamknięć, trybologię i inne zjawiska mające wpływ na rozwiązania problemów kontowych określających sprawność zamknięć. Ważnym zagadnieniem jest dobór materiału i określenie jego właściwości na podstawie badań laboratoryjnych i oceny pracy tego materiału w wyniku...