Search
Filters
total: 1690
filtered: 227
-
Catalog
- Publications 227 available results
- Journals 1 available results
- Publishing Houses 1 available results
- People 6 available results
- Projects 3 available results
- Laboratories 1 available results
- Research Teams 2 available results
- e-Learning Courses 44 available results
- Events 2 available results
- Open Research Data 1403 available results
Chosen catalog filters
Search results for: SMAK
-
Design and implementation principles of FIReWORK ONLINE - the VHDL autogenerator for hardware structures
PublicationThe paper presents an aspects of remote autogeneration of hardware structures. The solution is an online application, that is running on the server side and allows to design a particular filters and other selected hardware and generate its structure in the form of VHDL, dedicated to FPGA design environments. The paper also addresses the problem of parameterization of algorithms used to generate the hardware structures and current...
-
FIReWORK: FIR Filters Hardware Structures Auto-Generator
PublicationThe paper presents application called FIReWORK, that allows for automatic creation of the VHDL hardware structures of FIR filters. Automat- ically generated specialized hardware solutions dedicated to the FPGA and ASIC are commonly known as Intellectual Property Cores. The essential fu- ture of the application is easy initialization of FIR filter parameters in GUI, and then automatically design, calculate and generate the IP Core...
-
Implementation of discrete convolution using polynomial residue representation
PublicationConvolution is one of the main algorithms performed in the digital signal processing. The algorithm is similar to polynomial multiplication and very intensive computationally. This paper presents a new convolution algorithm based on the Polynomial Residue Number System (PRNS). The use of the PRNS allows to decompose the computation problem and thereby reduce the number of multiplications. The algorithm has been implemented in Xilinx...
-
Implementation of discrete convolution using polynomial residue representation
Publication -
Discrete convolution based on polynomial residue representation
PublicationThis paper presents the study of fast discrete convolution calculation with use of the Polynomial Residue Number System (PRNS). Convolution can be based the algorithm similar to polynomial multiplication. The residue arithmetic allows for fast realization of multiplication and addition, which are the most important arithmetic operations in the implementation of convolution. The practical aspects of hardware realization of PRNS...
-
The PRNS butterfly in the FPGA technology
PublicationW publikcaji zaprezentowano koncepcję realizacji motylka konwesji wejściowej w Wielomianowym Systemie Resztowym (Polynoamil Residue Number System, PRNS). Omówiono wykorzystanie reprezentacji liczb w systemie diminished-1 w prezentowanym rozwiązaniu oraz przedstawiono wynik syntezy ukłądu w środowisku Xilinx ISE.
-
Chapter 14. Physical and chemical interaction of componenets in food systems
PublicationBiałka, lipidy, sacharydy, składniki mineralne, woda i inne związki występują w żywności w postaci roztworów i różnych mikrostruktur - kropelek, globulek, kryształów, włókienek i błon. Reaktywne grupy funkcyjne tych składników wchodzą w warunkach przechowywania i obróbki, szczególnie po zniszczeniu oryginalnych struktur, w interakcje wpływające na barwę, zapach, smak i reologiczne właściwości żywności. W technologii żywności wykorzystuje...
-
Influence of low-temperature physical hardening on stiffness and tensile strength of asphalt concrete and stone mastic asphalt
PublicationThis paper presents laboratory testing of stiffness modulus and indirect tensile strength of three asphalt concrete (AC) and three stone mastic asphalt (SMA) mixes after isothermal storage at temperature of -20oC, at different time intervals up to 16 days. The tests under repeated dynamic loading showed physical hardening of all tested mixes which was manifested by an evident increase of their stiffness moduli after isothermal...
-
Oscillating water-oil-water liquid membrane systems for molecular recognition of substances belonging to diferent taste classes
PublicationBadano oscylacje róznicy potencjału elektrochemicznego miedzy fazami wodnymi. Jedna faza wodna zawiera kationowy lub anionowy surfaktant podczas gdy w drugiej fazie wodnej znajduje sie substancja odpowiedzialna za smak. Dwie fazy wodne sa rozdzielone faza olejową. Oscylacje były analizowane poprzez konstrukcje portretów fazowych uzywając metody opoznienia czasowego. Kształt portretów fazowych jest rozny dla oscylatorów z kationowym...
-
OCENA JAKOŚCI WYBRANYCH POLSKICH WIN GRONOWYCH
PublicationCelem głównym badań było opracowanie i zastosowanie sześciokanałowego potencjometrycznego sensora smaku z elektrodami typu All Solid State Electrode (ASSE) do oceny jakości czerwonych wytrawnych win ze szczepu pinot noir, pod względem wybranych wyróżników jakościowych: rocznik, region uprawy, skład oraz zmiany zachodzące pod wpływem dostępu powietrza. Rozprawa doktorska składała się z dwóch części: teoretycznej (rozdz. 1, 2 i 3)...
-
Multi parameter sliding test result evaluation for the selection of material pair for wear resistant components of a hydraulic motor dedicated for use with environmentally friendly working fluids
PublicationW referacie przedstawiono zastosowanie metody badań tribologicznych pozwalającej na dokonywanie doboru najlepszych skojarzeń tribologicznych z wybranej populacji poprzez parametryczną ocenę wyników z wielu rodzajów testów tribologicznych wykonywanych na identycznych skojarzeniach materiał - smar - materiał.
-
Zastosowanie elektronicznych zmysłów w analizie żywności. Cz. III Sztuczne oko
PublicationW dzisiejszych czasach konsumenci zwracają dużą uwagę na takie cechy żywności jak: zapach, smak i wygląd. Ze względu na to naukowcy od wielu lat podejmują próby naśladowania ludzkich narządów zmysłów za pomocą urządzeń określanych jako elektroniczne zmysły. Zaliczamy do nich elektroniczny nos i język oraz komputerowy system rozróżnienia barw i kształtów. Komputerowy system analizy obrazu zwany „Computer Vision” obejmuje zagadnienia...
-
Loading pattern effects on fatigue resistance of slide bearing lining
PublicationPrzedstawiono relacje pomiędzy przebiegami obciążeń dynamicznych a stanem naprężeń w warstwie nośnej łożysk ślizgowych. Porównano przebiegi naprężeń dla maszyny badawczej MWO (z wirującym wektorem obciążenia) do naprężeń charakterystycznych dla maszyny SMOK (z jednokierunkowym zmiennym wektorem obciążenia).
-
Porównanie stanów naprężeń w panwiach ślizgowych badanych przy różnych wzorcach obciążeń zmęczeniowych
PublicationPrzeanalizowano stany naprężeń powstające w warstwach powierzchniowych panwi ślizgowych badanych w łożyskowych maszynach zmęczeniowych. Porównano efekty obciążeń testujących generowanych w stanowisku badawczym MWO z wirującą reakcją łożyskową i maszynie reakcyjnej SMOK o jednokierunkowym zmiennym obciążeniu.
-
Application of Potentiometric Taste Sensor with All Solid State Electrodes for Distinguishing of Red Dry Wines from Polish and French Vineyards
PublicationOpracowano nowy potencjometryczny czujnik smaku z sześcioma różnymi elektrodami typu All Solid State Electrode (ASSE). Każda z elektrod zawiera dwie warstwy: polimer przewodzący i membranę lipidowo-polimerową, w której rozpuszczone są poszczególne związki lipidowe. Potencjometryczny sensor smaku charakteryzuje się globalną selektywnością. Zastosowano go w celu odróżnienia próbek wytrawnych czerwonych win pochodzących z różnych...
-
Inflence of taste substances on oscillation characterstics of oscillators with surfactants.
PublicationWykazano, że charakterystyki oscylacyjne oscylatorów z anionowym lub katinowym surfaktantem są różne w obecności substancji smakowych należących do czterech klas smaku. Wydaje się, że w pewnych warunkach badane oscylatory mogą być użyte do rozpoznania poszczególnych substancji smakowych.
-
Fatigue resistance investigation of the mb46 plain bearings under conditions of dynamic loadings
PublicationOdporność materiału łożyskowego MB46 na pęknięcia zmęczeniowe badano na stanowisku SMOK, w którym generowane jest zmienne jednokierunkowe obciążenie badanego łożyska. Materiał łożyskowy MB46 składa sie z warstwy brązu CuPb22Sn 3 spiekanego na taśmie stalowej, stanowiącej podłoże. Na warstwę brązu nałożona jest galwanicznie cienka warstwa stopu SnCu6 stanowiąca powłokę. Każde z badanych łożysk poddawane było 20-godzinnemu testowi...
-
Wtórny rozwój bakterii heterotroficznych w wodzie wodociągowej
PublicationBezpieczne dostarczenie wody poprzez system dystrybucji bez pogorszenia jej jakości jest aktualnym wyzwaniem dla technologów, wymagającym nowych rozwiązań. W tym aspekcie istotnie ważną cechą wody jest biologiczna stabilność utożsamiana z zachowaniem na niezmienionym poziomie jej właściwości mikrobiologicznych. W wodzie niestabilnej biologicznie zachodzi wtórny wzrost różnorodnych mikroorganizmów, któremu to zjawisku często towarzyszą...
-
Zastosowanie elektronicznych zmysłów w analizie żywności - cz. 1
PublicationW dzisiejszych czasach konsumenci zwracają dużą uwagę na takie cechy żywności jak: zapach, smak i wygląd. Ze względu na to naukowcy od wielu lat podejmują próby naśladowania ludzkich narządów zmysłów za pomocą urządzeń określanych jako elektroniczne zmysły. Zaliczamy do nich elektroniczny nos i język oraz komputerowy system rozróżnienia barw i kształtów. Elektroniczny nos jest najbardziej rozwiniętym i najczęściej stosowanym sztucznym...
-
Rodniki, utleniacze i przeciwutleniacze
PublicationLiczne procesy chemiczne, enzymatyczne i mikrobiologiczne, zachodzące podczas przechowywania i przetwarzania, mają wpływ na kształtowanie jakości żywności. Istotne znaczenie ma utlenianie przy udziale wolnych rodników i reaktywnych form tlenu (RFT). Zmiany powodowane utlenianiem m.in. pogarszają sensoryczne właściwości i wartość odżywczą żywności oraz mogą wywoływać zagrożenia zdrowotne wynikające ze szkodliwości niektórych produktów...
-
Design and realization of two-operand modular adders in the FPGA
PublicationW pracy zaprezentowano strukturę sumatorów modularnych w środowisku Xilinx z użyciem rodziny układów Virtex-6. Rozważono dwa typy sumatorów, jeden dla modułów 5-bitowych i drugi dla 6-bitowych. Zaprojektowano ich struktury i podano eksperymentalne wyniki implementacji.
-
High-Speed Binary-to-Residue Converter Design Using 2-Bit Segmentation of the Input Word
PublicationIn this paper a new approach to the design of the high-speed binary-to-residue converter is proposed that allows the attaining of high pipelining rates by eliminating memories used in modulo m generators. The converter algorithm uses segmentation of the input binary word into 2-bit segments. The use and effects of the input word segmentation for the synthesis of converters for five-bit moduli are presented. For the number represented...
-
High-speed fpga pipelined binary-to-residue converter
Publicationw pracy przedstawiono architekturę przepływowego konwertera z systemu z uzupełnieniem do 2 z systemu binarnego. zastosowano segmentację słowa wejściowego ze wstępną inwersją dla liczb ujemnych. reszty liczb reprezentowanych przez poszczególne segmenty są obliczane poprzez odczyt z pamięci adresowanej binarną reprezentacją segmentu. otrzymane reszty sumowane są w wielooperandowym sumatorze modulo z korekcją reszty dla liczb ujemnych.pracę...
-
FPGA realization of the high-speed residue-to-binary converter based on the Chinese Remainder Theorem
Publication...
-
FPGA realization of the high-speed binary-to-residue converter
Publicationprzedstawiono architekturę i realizację w technologii fpga konwertera z systemu binarnego do systemu resztowego. algorytm konwertera oparty jest na podziale słowa wejściowego na segmenty 4-bitowe i następnie obliczeniu reszty liczby reprezentowanej przez dany segment, sumowaniu binarnym przy zastosowaniu csa i redukcji modulo w układzie dwuoperandowego sumatora modulo.
-
Pipelined division of signed numbers with the use of residue arithmetic for small number range with the programmable gate array
PublicationIn this work an architecture of the pipelined signed residue divider for the small number range is presented. Its operation is based on reciprocal calculation and multiplication by the dividend. The divisor in the signed binary form is used to compute the approximated reciprocal in the residue form by the table look-up. In order to limit the look-up table address an algorithm based on segmentation of the divisor into two segments...
-
On simplification of residue scaling process in pipelined Radix-4 MQRNS FFT processor
PublicationResidue scaling is needed in pipelined FFT radix-4 processors based on the Modified Quadratic Residue Number System (MQRNS) at the output of each butterfly. Such processor uses serial connection of radix-4 butterflies. Each butterfly comprises n subunits, one for each modulus of the RNS base and generates four complex residue numbers. In order to prevent arithmetic overflow intermediate results after each butterfly have to be...
-
FPGA realization of an improved alpha max plus beta min algorithm
PublicationThe generalized improved version of the alpha max plus beta min square-rooting algorithm and its realization in the Field Programmable Gate Array (FPGA) are presented. The algorithm computes the square root to calculate the approximate magnitude of a complex sample. It is especially useful for pipelined calculations in the DSP. In case of four approximation regions it is possible to reduce the peak error form 3.95% to 0.33%. This...
-
On configuration of residue scaling process in pipelined radix-4 MQRNS FFT processor
PublicationResidue scaling is needed in pipelined FFT radix-4 processors based on the Modified Quadratic Residue Number System (MQRNS) at the output of each butterfly. Such processor uses serial connection of radix-4 butterflies. Each butterfly comprises n subunits, one for each modulus of the RNS base and outputs four complex residue numbers. In order to prevent the arithmetic overflow in the succesive stage, every number has to be scaled,...
-
Fpga implementation of the two-stage high-speed fir filter in residue arithmetic
Publicationw pracy przedstawiono implementację szybkiego, dwustopniowego kaskadowego filtru fir w technologii fpga z użyciem arytmetyki resztowej. zastosowanie arytmetyki resztowej pozwala na uzyskanie dużych częstotliwości potokowania w związku z użyciem małych mnożników. zalety arytmetyki resztowej są ograniczane w pewnym stopniu koniecznością wykonywania skalowania po pierwszym stopniu filtru celem uniknięcia nadmiaru arytmetycznego. w...
-
The prns butterfly synthesis in the FPGA
Publicationw pracy przedstawiono sprzętową implementację elementarnych obliczeń, określanych jako obliczenia motylkowe, dla splotu realizowanego z użyciem wielomianowego systemu resztowego(ang. polynomial residue number system - prns). obliczenia są wykonywane z zastosowaniem reprezentacji systemu diminished-1. opisano syntezę układu realizującego obliczenie motylkowe w środowisku xilinx w układzie virtex 4. podano również wymaganą ilość...
-
Radix-4 dft butterfly realization with the use of the modified quadratic residue number system
PublicationW pracy zaprezentowano projektowanie i realizację obliczenia motylkowego dft dla podstawy 4 z użyciem zespolonego systemu resztowego (CRNS) i zmodyfikowanego kwadratowego systemu resztowego (MQRNS). System MQRNS oprócz własności dekompozycyjnych pozwala na realizację mnożenia zespolonego przy zastosowaniu trzech mnożeń rzeczywistych. Przedstawiono konwertery wejściowy CRNS/MQRNS i wyjściowy MQRNS/CRNS, mnożenie zespolone w MQRNS,...
-
Radix-4 dft butterfly realization with the use of the modified quadratic residue number system
PublicationW pracy przedstawiono algorytm realizacji mnożenia zespolonego z użyciem zmodyfikowanego kwadratowego zmodyfikowanego systemu liczbowego (mqrns) oraz jego zastosowanie do wykonania obliczenia motylkowego dft dla podstawy 4. pokazano też wstępne rezultaty implementacji w układzie xilinx fpga.
-
FPGA realization of the high-speed residue-to-binary converter based on chinese remainder theorem
PublicationW pracy przedstawiono architekturę, realizację FPGA oraz symulację numeryczną na poziomie bitowym szybkiego konwertera z systemu resztowego do systemu binarnego dla modułów 5-bitowych opartego na chińskim twierdzeniu o resztach. Algorytm konwertera obejmuje obliczanie projekcji ortogonalnych poprzez odczyt pamięci oraz sumowanie modulo M realizowane dwustopniowo, pierwszy stopień oparty o sumatory CSA umożliwia redukcję do zakresu...
-
FPGA realization of fir filter in residue arithmetic
Publicationw pracy zaprezentowano realizację fpga przepływowego filtru fir o stałych współczynnikach w arytmetyce resztowej z użyciem 8 5-bitowych modułów o łącznym zakresie liczbowym 37.07 bita. zastosowano formębezpośrednią fir. mnożenia wykonywane są przy użyciu odczytu z pamięci. sumowania w każdym z kanałów są realizowane przy zastosowaniu wielopoziomowej struktury sumatora opartego o 4-operandowe sumatory csa. w stopniu końcowym wykonywane...
-
Computation of the convolution with use of the polynomial residue number system.
PublicationPrzedstawiono użycie wielomianowych systemów resztowych do obliczania splotu w cyfrowych układach dużej skali integracji VLSI.
-
Szybka realizacja splotu z wykorzystaniem resztowej reprezentacji wielomianów.
PublicationPrzedstawiono możliwość realizacji splotu dwóch sygnałów dyskratnych z wykorzystaniem resztowej reprezentacji wielomianów oraz omówiono możliwośc budowy cyfrowego układu scalonego do tego celu. Podstawy teoretyczne zilustrowano przykładem obliczeniowym oraz podano schemat budowy układu mnożącego zrealizowanego z powszechnie dostępnych układówe automatycznych.
-
Sprzętowa implementacja transformacji Hougha w czasie rzeczywistym
PublicationW artykule przedstawiono implementację sprzętową w FPGA algorytmu do wykrywania kształtów aproksymowanych zbiorem linii prostych podczas przetwarzania obrazu cyfrowego w czasie rzeczywistym. W opracowanej strukturze sprzętowej podniesiono efektywność przetwarzania poprzez zastosowanie przetwarzania przepływowego, lookup table, wykorzystanie wyłącznie arytmetyki liczb całkowitych oraz rozproszenie pamięci głosowania. Eksperymentalnie...
-
Przegląd metod szybkiego prototypowania algorytmów uczenia maszynowego w FPGA
PublicationW artykule opisano możliwe do wykorzystania otwarte narzędzia wspomagające szybkie prototypowanie algorytmów uczenia maszynowego (ML) i sztucznej inteligencji (AI) przy użyciu współczesnych platform FPGA. Przedstawiono przykład szybkiej ścieżki przy realizacji toru wideo wraz z implementacją przykładowego algorytmu prze-twarzania w trybie na żywo.
-
Residue-to-two's complement converter based on core function
PublicationW artykule przedstawiono układową realizację konwertera z systemu resztowego do systemu binarnego bazującego na funkcji jądra. Zastosowanie funkcji jądra powoduje zmniejszenie wymagań sprzętowych przy realizacji konwertera. W publikacji omówiono problem dektekcji znaku oraz realizacje ukłądową konwertera w środowisku FPGA.
-
FPGA realization of high-speed multi-stage FIR filter in residue arithmetic
PublicationW pracy przedstawiono implementację szybkiego wielostopniowego, kaskadowego filtru FIR w technologii FPGA. Zastosowanie arytmetyki resztowej pozwala na uzyskanie dużych częstotliwości próbkowania w zwiżaku z użyciem małych mnożników. Zalety wynikające z uzycia arytmetyki resztowej sa w pewnym stopniu ograniczne koniecznością wykonania skalowania przy kaskadowym połaczeniu filtrów FIR, tak aby uniknąć nadmiaru arytmetycznego. W...
-
Comparison of thresholding algorithms for automatic overhead line detection procedure
PublicationThe article presents an overview of the thresholding algorithms. It compares the algorithms proposed by Pun, Kittler, Niblack, Huang, Rosenfeld, Remesh, Lloyd, Riddler, Otsu, Yanni, Kapur and Jawahar. Additionally, it was tested how the tuning of the Pun, Jawahar and Niblack methods affects the thresholding efficiency and proposed a combination of the Pun algorithm with a priori algorithm. All presented algorithms have been implemented...
-
Remote current measurement with FPGA digital processing
PublicationThe work presents an implementation of a modular measurement and control systemthat controls variants of mains supply of 230V electrical equipment. The system allowsto supervise power consumption in the office electronic equipment. The system detectsthe instant of the reduced power consumption by a device and makes possible itsswitch-off in order to reduce energy cost. The current is measured with integratedcurrent/voltage converters....
-
FPGA computation of magnitude of complex numbers using modified CORDIC algorithm
PublicationIn this work we present computation of the magnitude of complex numbers using a modified version of the CORDIC algorithm that uses only five iterations. The relationship between the computation error and the number of CORDIC iterations are presented for floating-point and integer arithmetics. The proposed modification of CORDIC for integer arithmetic relies upon the introduction of correction once basic computations are performed...
-
OBLICZANIE MODUŁU LICZBY ZESPOLONEJ W FPGA Z UŻYCIEM ALGORYTMU CORDIC
PublicationW pracy przedstawiono obliczanie modułu liczb zespolonych z użyciem zmodyfikowanejwersji algorytmu CORDIC przy zastosowaniu pięciu stopni iteracyjnych. Zaprezentowanozależność wielkości błędu od liczby stopni algorytmu CORDIC dla arytmetykizmiennoprzecinkowej jak również zbadano wpływ użycia arytmetyki całkowitej.Zaproponowana modyfikacja algorytmu CORDIC dla arytmetyki całkowitej polega nawprowadzeniu korekcji po zakończeniu podstawowych...
-
Overhead wires detection by FPGA real-time image processing
PublicationThe paper presents design and hardware implementation of real-time image filtering for overhead wires detection divided on image processing and results presentation blocks. The image processing block was separated from the whole implementation, and its delay and hardware complexity was analysed. Also the maximum frequency of image processing of the proposed implementation was estimated.
-
Implementacja w FPGA algorytmu detekcji krawędzi obrazu w czasie rzeczywistym
PublicationW artykule przedstawiono projekt architektury oraz implementację układową toru przetwarzania wstępnego obrazu z modułem detekcji krawędzi. Układ został zaimplementowany w FPGA Intel Cyclone. Zrealizowany moduł wykorzystuje pięć wybranych algorytmów wykrywania krawędzi, w tym Robertsa, Sobela i Prewitt.
-
Wykrywanie prostych w obrazie cyfrowym z wykorzystaniem transformacji Hougha
PublicationArtykuł prezentuje eksperymentalną analizę wpływu szumu o założonym poziomie na skuteczność wykrywania prostych w obrazie przy użyciu algorytmu Hougha. Analizę przeprowadzono przy użyciu opracowanej aplikacji obejmującej realizację procedury generacji szumu oraz algorytmu automatycznie wyznaczającego liczbę pikseli w funkcji jasności w przestrzeni Hougha. Zbadano wpływ poziomu szumu na różnicę w liczbach pikseli tworzących prostą...
-
Implementation of multi-operand addition in FPGA using high-level synthesis
PublicationThe paper presents the results of high-level synthesis (HLS) of multi-operand adders in FPGA using the Vivado Xilinx environment. The aim was to estimate the hardware amount and latency of adders described in C-code. The main task of the presented experiments was to compare the implementations of the carry-save adder (CSA) type multi-operand adders obtained as the effect of the HLS synthesis and those based on the basic component...
-
Rozpoznawanie oraz lokalizacja w obrazie przewodów linii wysokiego napięcia
PublicationW pracy przedstawiono opracowany algorytm rozpoznawania oraz lokalizacji przewodów linii wysokiego napięcia na podstawie obrazu horyzontalnego. Procedura detekcji przewodu została podzielona na trzy etapy. Pierwszy etap zawiera algorytm wykrywania krawędzi wykazujący największą czułość na krawędzie poziome, a jednocześnie brak czułości na krawędzie pionowe. Efektem jest znaczna redukcja liczby wykrytych krawędzi w porównaniu do...