Wyszukiwarka
Filtry
wszystkich: 1217
-
Katalog
- Publikacje 792 wyników po odfiltrowaniu
- Czasopisma 82 wyników po odfiltrowaniu
- Konferencje 27 wyników po odfiltrowaniu
- Osoby 57 wyników po odfiltrowaniu
- Wynalazki 2 wyników po odfiltrowaniu
- Projekty 8 wyników po odfiltrowaniu
- Kursy Online 51 wyników po odfiltrowaniu
- Wydarzenia 4 wyników po odfiltrowaniu
- Dane Badawcze 194 wyników po odfiltrowaniu
wyświetlamy 1000 najlepszych wyników Pomoc
Wyniki wyszukiwania dla: CMOS DIGITAL PIXEL
-
On analog comparators for CMOS digital pixel applications. A comparative study
PublikacjaVoltage comparator is the only – apart from the light-to-voltage converter – analog component in the digital CMOS pixel. In this work, the influence of the analog comparator nonidealities on the performance of the digital pixel has been investigated. In particular, two versions of the digital pixel have been designed in 0.35 μm CMOS technology, each using a different type of analog comparator. The properties of both versions have...
-
A CMOS Pixel With Embedded ADC, Digital CDS and Gain Correction Capability for Massively Parallel Imaging Array
PublikacjaIn the paper, a CMOS pixel has been proposed for imaging arrays with massively parallel image acquisition and simultaneous compensation of dark signal nonuniformity (DSNU) as well as photoresponse nonuniformity (PRNU). In our solution the pixel contains all necessary functional blocks: a photosensor and an analog-to-digital converter (ADC) with built-in correlated double sampling (CDS) integrated together. It is implemented in...
-
In-ADC, Rank-Order Filter for Digital Pixel Sensors
PublikacjaThis paper presents a new implementation of the rank-order filter, which is established on a parallel-operated array of single-slope (SS) analog-to-digital converters (ADCs). The SS ADCs use an “on-the-ramp processing” technique, i.e., filtration is performed along with analog-to-digital conversion, so the final states of the converters represent a filtered image. A proof-of-concept 64 × 64 array of SS ADCs, integrated with MOS...
-
An Analog Sub-Miliwatt CMOS Image Sensor With Pixel-Level Convolution Processing
PublikacjaA new approach to an analog ultra-low power medium-resolution vision chip design is presented. The prototype chip performs low-level image processing algorithms in real time. Only a photo-diode, MOS switches and two capacitors are used to create an analog processing element (APE) that is able to realize any convolution algorithm based on a full 3x3 kernel. The proof-of-concept circuit is implemented in 0.35 µm CMOS technology,...
-
Hybrid‐mode single‐slope ADC with improved linearity and reduced conversion time for CMOS image sensors
PublikacjaIn the paper, a single‐slope analog‐to‐digital converter (ADC) for integrated CMOS image sensor applications with an improved technique of conversion has been proposed. The proposed hybrid‐mode ADC automatically uses one of the following conversion techniques: time based (i.e. PWM) or voltage based (i.e. single‐slope). During the ADC operation, the clock frequency and reference voltage are modified in order to reduce the conversion...
-
Fixed Pattern Noise Reduction and Linearity Improvement in Time-Mode CMOS Image Sensors
PublikacjaIn the paper, a digital clock stopping technique for gain and offset correction in time-mode analog-to-digital converters (ADCs) has been proposed. The technique is dedicated to imagers with massively parallel image acquisition working in the time mode where compensation of dark signal non-uniformity (DSNU) as well as photo-response non-uniformity (PRNU) is critical. Fixed pattern noise (FPN) reduction has been experimentally validated...
-
Single-Slope ADC With Embedded Convolution Filter for Global-Shutter CMOS Image Sensors
PublikacjaThis brief presents an analog-to-digital converter (ADC) suitable for acquisition and processing of images in the global-shutter mode at the pixel level. The ADC consists of an analog comparator, a multi-directional shift register for the comparator states, and a 16-bit reversible binary counter with programmable step size. It works in the traditional single-slope mode. The novelty is that during each step of the reference ramp,...
-
Bogdan Pankiewicz dr hab. inż.
OsobyBogdan Pankiewicz ukończył w 1993 r. Wydział Elektroniki Politechniki Gdańskiej, specjalność układy elektroniczne a w 2002 r. uzyskał stopień doktora w dziedzinie elektroniki na Wydziale ETI, PG. Od początku kariery jest związany z Politechniką Gdańską: najpierw jako asystent (lata 1994–2002), a następnie jako adiunkt (od 2002 r.) na Wydziale Elektroniki, Telekomunikacji i Informatyki. Zajmuje się projektowaniem analogowych i cyfrowych...
-
An Ultra-Low-Energy Analog Comparator for A/D Converters in CMOS Image Sensors
PublikacjaThis paper proposes a new solution of an ultra-low-energy analog comparator, dedicated to slope analog-to-digital converters (ADC), particularly suited for CMOS image sensors (CISs) featuring a large number of ADCs. For massively parallel imaging arrays, this number may be as high as tens-hundreds of thousands ADCs. As each ADC includes an analog comparator, the number of these comparators in CIS is always high. Detailed analysis...
-
A Power-Efficient Digital Technique for Gain and Offset Correction in Slope ADCs
PublikacjaIn this brief, a power-efficient digital technique for gain and offset correction in slope analog-to-digital converters (ADCs) has been proposed. The technique is especially useful for imaging arrays with massively parallel image acquisition where simultaneous compensation of dark signal non-uniformity (DSNU) as well as photo-response non-uniformity (PRNU) is critical. The presented approach is based on stopping the ADC clock by...
-
AI-powered Digital Transformation: Tools, Benefits and Challenges for Marketers – Case Study of LPP
PublikacjaThe article aims to show the role (benefits and challenges) of AI-powered digital marketing tools for marketers in the age of digital transformation. The considerations were related to the Polish market and a case study of LPP, a Polish clothing retailer. The starting point for this study was the analysis of the literature on the concept of artificial intelligence (AI) with reference to digital marketing. In the next steps, the...
-
Low-Power Receivers for Wireless Capacitive Coupling Transmission in 3-D-Integrated Massively Parallel CMOS Imager
PublikacjaThe paper presents pixel receivers for massively parallel transmission of video signal between capacitive coupled integrated circuits (ICs). The receivers meet the key requirements for massively parallel transmission, namely low-power consumption below a single μW, small area of less than 205 μm2, high sensitivity better than 160 mV, and good immunity to crosstalk. The receivers were implemented and measured in a 3-D IC (two face-to-face...
-
Improvement of Fingerprinting Method based on Hill Cipher by using Frequency Domain
PublikacjaThe main goal of this paper is to present the advantages of a digital fingerprinting in a frequency domain over a pixel domain, in case of VoD services (Video on Demand). The paper presents basic issues of a multimedia data protection by digital fingerprinting. It also describes threats to embedded fingerprints from both collusion attacks and from a transmission itself. Possible solution was presented on the example of the DCT...
-
Mechanical and radiation shielding properties of concrete reinforced with boron--basalt fibers using Digital Image Correlation and X--ray micro--computed tomography
PublikacjaThe paper presents experimental investigations of the radiation shielding, mechanical and fracture properties of concrete reinforced with 5 kg/m3 of novel basalt fibers infused with boron oxide (BBF). However, further studies concerning other dosages i.e. 1 kg/m3, 10 kg/m3, 15 kg/m3 and 20 kg/m3 are currently carried out. Experiments with neutron source revealed that addition of BBF as a dispersed concrete reinforcement could improve...
-
Hardware implementation of digital image stabilization using optical flow algorithm and FPGA technology
PublikacjaW artykule przedstawiono efektywną procedurę uproszczenia algorytmu przepływu optycznego oraz jego realizację w układzie programowalnym FPGA. Zmodyfikowany algorytm wykorzystuję metodę blokowego dopasowania podobszarów oraz jednowymiarową reprezentację podobszarów. Dodatkowo, funkcja korelacji oparta jest o normę L1. W rezultacie uzyskano zmniejszenie zużytych zasobów kosztem nieznacznej utraty dokładności. Zarówno dokładność,...
-
FPGA-Based Implementation of Real Time Optical Flow Algorithm and Its Applications for Digital Image Stabilization
PublikacjaAn efficient simplification procedure of the optical flow (OF) algorithm as well as its hardware implementation using the field programmable gate array (FPGA) technology is presented. The modified algorithm is based on block matching of subsets of successive frames, and exploits one-dimensional representation of subsets as well as the adaptive adjustments of their sizes. Also, an l1-norm-based correlation function requiring no...
-
A New, Reconfigurable Circuit Offering Functionality of AND and OR Logic Gates for Use in Algorithms Implemented in Hardware
PublikacjaThe paper presents a programmable (using a 1-bit signal) digital gate that can operate in one of two OR or AND modes. A circuit of this type can also be implemented using conventional logic gates. However, in the case of the proposed circuit, compared to conventional solutions, the advantage is a much smaller number of transistors necessary for its implementation. Circuit is also much faster than its conventional counterpart. The...
-
Assessment of the Accuracy of Determining the Angular Position of the Unmanned Bathymetric Surveying Vehicle Based on the Sea Horizon Image
PublikacjaThe paper presents the results of research on assessing the accuracy of angular position measurement relative to the sea horizon using a camera mounted on an unmanned bathymetric surveying vehicle of the Unmanned Surface Vehicle (USV) or Unmanned Aerial Vehicle (UAV) type. The first part of the article presents the essence of the problem. The rules of taking the angular position of the vehicle into account in bathymetric surveys...
-
Noise modeling of static CMOS gates for low-noise circuit synthesis
PublikacjaW artykule przedstawiono efektywną metodę modelowania widma szumu napięcia zasilającego generowanego przez statyczne bramki cyfrowe CMOS. Metoda modelowania uwzględnia krótkie impulsy prądowe powstające w czasie przełączania bramek i pozwala oszacować górne limity widma szumu napięcia zasilającego co umożliwia niskoszumową syntezę układów cyfrowych.
-
Programmable Input Mode Instrumentation Amplifier Using Multiple Output Current Conveyors
PublikacjaIn this paper a programmable input mode instrumentation amplifier (IA) utilising second generation, multiple output current conveyors and transmission gates is presented. Its main advantage is the ability to choose a voltage or current mode of inputs by setting the voltage of two configuration nodes. The presented IA is prepared as an integrated circuit block to be used alone or as a sub-block in a microcontroller or in a field...
-
A low-voltage CMOS negative impedance converter for analogue filtering applications
PublikacjaLow-voltage high-frequency continuous-time filters are still required in many applications and are the subject of continuing research. There are many techniques to realize integrated filters, including OTA C, Opamp RC and MOSFET-C-Opamp. The latter two show high dynamic range at low supply voltage, but their frequency operating range is usually limited to several megahertz. Transconductance filters are dedicated to higher frequencies....
-
Zaawansowane techniki optymalizacji Pixel Shaderów 2.0
PublikacjaArtykuł ma na celu przedstawienie wybranych technik optymalizacji kodu pixel shaderów w wersji 2.0. Omówiona została specyfika programowania Pixel Shaderów 2.0 oraz przedstawiony został język programowania niskopoziomowego, którego znajomość jest przydatna w procesie optymalizacji kodu pixel shaderów. Nastepnie na przykładzie Pixel Shadera realizującego efekt Screen Space Ambient Occlusion pokazane zostały wybrane metody optymalizacji...
-
Programowalny zlinearyzowany wzmacniacz transkonduktancyjny CMOS
PublikacjaW artykule przedstawiono metodę linearyzacji wzmacniacza transkonduktancyjnego CMOS wykorzystującą sprzężenie w przód. Zaproponowany wzmacniacz składa się ze wzmacniaczy różnicowych MOS oraz rezystora służącego jako odniesienie. W rezultacie otrzymujemy efektywną metodę linearyzacji charakterystyk przejściowych wzmacniacza transkonduktancyjnego. Programowanie wartości transkonduktancji wzmacniacza realizowane jest z zastosowaniem...
-
Design of highly linear tunable CMOS OTA for continuous-time filters
PublikacjaW pracy przedstawiono analityczną metodę projektowania wzmacniaczy transkon-duktancyjnych CMOS o bardzo dobrej liniowości. Zaproponowano dwie wersje układu różniące się umiejscowieniem dodatkowej pary różnicowej służącej do kompensacji nieliniowości charakterystyki przejściowej. Praca zawiera wyniki symulacji pełnych wersji obu układów otrzymane przy użyciu symulatora SPICE.
-
Niskonapięciowy filtr analogowy CMOS wykorzystujący konwerter ujemnoimpedancyjny
PublikacjaA low-voltage 3-order low-pass CMOS filter based on the novel current inversion type negative impedance converter (CNIC) is presented. It shows a badwidth of 10 MHz at 400 uW power consumption and 2 V supply voltage when realized in a 0.35 um CMOS process.
-
Kamila Kokot-Kanikuła mgr
OsobyKamila Kokot-Kanikuła pracuje w Bibliotece Politechniki Gdańskiej w Sekcji Budowy Zbiorów Cyfrowych i Multimedialnych na stanowisku starszego bibliotekarza. Jest absolwentką Instytutu Historycznego oraz Informacji Naukowej i Bibliotekoznawstwa na Uniwersytecie Wrocławskim. Główne kierunki zainteresowań to starodruki, biblioteki cyfrowe, repozytoria instytucjonalne, Otwarte Zasoby Edukacyjne, Open Access i Open Data. W bibliotece...
-
A High-Efficient Low-Voltage Rectifier for CMOS Technology
PublikacjaA new configuration of rectifier suiting CMOS technology is presented. The rectifier consists of only two nchannel MOS transistors, two capacitors and two resistors; for this reason it is very favourable in manufacturing in CMOS technology. With these features the rectifier is easy to design and cheap in production. Despite its simplicity, the rectifier has relatively good characteristics, the voltage and power efficiency, and...
-
Programmable CMOS operational transconductance amplifier OTA
PublikacjaW pracy przedstawiono ulepszoną wersję programowalnego wzmacniacza transkonduktacyjnego o szerokim paśmie przepustowym. Zaprojektowany wzmacniacz został przesymulowany komputerowo oraz wyprodukowany w technologii CMOS. Wyniki wskazują na ponad 450 krotną możliwość zmiany współczynnika transkonduktancji oraz 3dB pasmo częstotliwościowe leżące powyżej 300MHz. Przedstawiono również zastosowanie wzmacniacza OTA w analogowej tablicy...
-
Pikselowy cyfrowy układ CDS przeznaczony do przetwornika obrazu CMOS
PublikacjaW artykule zaproponowano cyfrowy układ CDS (Correlated Double Sampling) przeznaczony do przetwornika obrazu CMOS. Układ różni się od klasycznych rozwiązań tym, że dwie pamięci przechowujące próbki sygnału wizyjnego zastąpiono jednym licznikiem rewersyjnym. Dzięki tej modyfikacji możliwa jest znaczna redukcja powierzchni układu CDS i umieszczenie go w każdym pikselu przetwornika obrazu CMOS. System został zaprojektowany i przesymulowany...
-
Pikselowy cyfrowy układ CDS przeznaczony do przetwornika obrazu CMOS
PublikacjaW artykule zaproponowano cyfrowy układ CDS (Correlated Double Sampling) przeznaczony do przetwornika obrazu CMOS. Układ różni się od klasycznych rozwiązań tym, że dwie pamięci przechowujące próbki sygnału wizyjnego zastąpiono jednym licznikiem rewersyjnym. Dzięki tej modyfikacji możliwa jest znaczna redukcja powierzchni układu CDS i umieszczenie go w każdym pikselu przetwornika obrazu CMOS. System został zaprojektowany i przesymulowany...
-
Highly linear CMOS triode transconductor for VHF applications
PublikacjaA high-speed, fully balanced complementary-symmetry metal-oxide-semiconductor (CMOS) triode transconductor is presented. The proposed approach exploits a pseudo-differential-pair triode configuration with a simple adaptive circuit stabilising the drain-to-source voltages of metal-oxide-semiconductor (MOS) transistors. Since no additional active circuits (apart from the resistors made of the cut-off MOS devices) and no feedback...
-
Niskonapięciowy filtr analogowy CMOS oparty o konwerter ujemno-impedancyjny
PublikacjaA low-voltage 3-order low-pass CMOS filter based on the novel current inversion type negative impedance converter (CNIC) is presented. It shows a badwidth of 10 MHz at 400 uW power consumption and 2 V supply voltage when realized in a 0.35 um CMOS process.
-
Next Generation Digital
PublikacjaThe paper outlines the major objectives of the MENAID research project, eimed at novel architectures of digital documents. Such documents will enable reduction of information overflow and strain, a major threat to the growth of a digital society. They will be forward compatible, technology neutral and lightweight, allowing workers of network organizations to use personal devices of any type.
-
Multiple output CMOS current amplifier
PublikacjaIn this paper the multiple output current amplifier basic cell is proposed. The triple output current mirror and current follower circuit are described in detail. The cell consists of a split nMOS differential pair and accompanying biasing current sources. It is suitable for low voltage operation and exhibits highly linear DC response. Through cell devices scaling, not only unity, but also any current gains are achievable. As...
-
Algorytmiczne metody redukcji poboru mocy w układach CMOS
PublikacjaW pracy przedstawiono wybrane możliwości zredukowania poboru mocy układów CMOS z wykorzystaniem dwóch algorytmów szeregowania zadań w procesie syntezy wysokiego poziomu układów cyfrowych. Zaprezentowano dwa opracowane algorytmy, a mianowicie MAREL i UNILO, dla których utworzono odpowiednie programy pozwalające uzyskać redukcję mocy projektowanych układów CMOS. Przeprowadzone badania testowe przy pomocy standardowych benchmarków...
-
Prosty komparator analogowy dla cyfrowego przetwornika obrazu CMOS
PublikacjaKomparator napięciowy, oprócz przetwornika światło-napięcie, jest jedynym elementem analogowym w cyfrowym pikselu CMOS. W pracy badano wpływ nieidealności komparatora analogowego na parametry cyfrowego piksela. W tym celu zaprojektowano w technologii CMOS 0,35μm dwie wersje cyfrowego piksela, różniące się typem zastosowanego komparatora analogowego. W pierwszej wersji piksela zastosowano różnicowy komparator o zwiększonej powierzchni...
-
VREA PROJECT - A DIGITAL CURATOR FOR ARCHITECTURE AND DIGITAL PERSPECTIVES FOR HERITAGE MANAGEMENT AND ENHANCEMENT
PublikacjaThinking about architectural education, one must face the challenges of the ever-changing and digital world and bear in mind the figure of the architect of the future - the curator of digital data. Nowadays the aim is to train specialists who know how to manage the production of digital products and are able to face the challenges of digital change in the field of architecture and architectural heritage management. Virtual Reality...
-
Prosty komparator analogowy dla cyfrowego przetwornika obrazu CMOS
PublikacjaKomparator napięciowy, oprócz przetwornika światło-napięcie, jest jedynym elementem analogowym w cyfrowym pikselu CMOS. W pracy badano wpływ nieidealności komparatora analogowego na parametry cyfrowego piksela. W tym celu zaprojektowano w technologii CMOS 0,35 µm dwie wersje cyfrowego piksela, różniące się typem zastosowanego komparatora analogowego. W pierwszej wersji piksela zastosowano różnicowy komparator o zwiększonej powierzchni...
-
CMOS realisation of analogue processor for early vision processing
PublikacjaThe architecture concept of a high-speed low-power analogue vision chip, which performs low-level real-time image algorithms ispresented. The proof-of-concept prototype vision chip containing 32 × 32 photosensor array and 32 analogue processors is fabricated usinga 0.35 μm CMOS technology. The prototype can be configured to register and process images with very high speed, reaching 2000 framesper second, or achieve very low power...
-
Design of a 3.3V four-quadrant analog CMOS multiplier
PublikacjaW pracy przedstawiono dwa czterokwadrantowe mnożniki analogowe CMOS pracujące przy napięciu zasilania 3.3V. Układy wykorzystują tranzystory MOS pracujące zarówno w zakresie nasycenia jak i w zakresie triodowym. Wyniki symulacji komputerowych pokazują, że współczynnik zawartości harmonicznych (THD) sygnału wyjściowego jest mniejszy niż 0.75% dla sygnału wejściowego o amplitudzie 1V o częstotliwości 10MHz. Pasmo 3dB układu wynosi...
-
Analogue CMOS ASICs in Image Processing Systems
PublikacjaIn this paper a survey of analog application specific integrated circuits (ASICs) for low-level image processing, called vision chips, is presented. Due to the specific requirements, the vision chips are designed using different architectures best suited to their functions. The main types of the vision chip architectures and their properties are presented and characterized on selected examples of prototype integrated circuits (ICs)...
-
Programowalny zlinearyzowany wejściowy stopieńwzmacniacza transkonduktancyjnego CMOS
PublikacjaW artykule przedstawiono zlinearyzowany wejściowy stopień wzmacniacza transkonduktancyjnego CMOS. W jego skład wchodzi para różnicowa, prosty jednostopniowy wzmacniacz operacyjny o szerokim paśmie oraz rezystor. Elementy te pracują objęte pętlą ujemnego sprzężenia zwrotnego a linearyzacja osiągana jest przez powielenie liniowych charakterystyk rezystora. W rezultacie otrzymujemy wejściowy stopień wzmacniacza transkonduktancyjnego...
-
Digital Business NSTAC 22/23
Kursy OnlineThis is content to the subject: "Digital business" 22/23
-
CMOS implementation of an analogue median filter for image processing in real time
PublikacjaAn analogue median filter, realised in a 0.35 μm CMOS technology, is presented in this paper. The key advantages of the filter are: high speed of image processing (50 frames per second), low-power operation (below 1.25 mW under 3.3 V supply) and relatively high accuracy of signal processing. The presented filter is a part of an integrated circuit for image processing (a vision chip), containing: a photo-sensor matrix, a set of...
-
Digital Government as Implementation Means for Sustainable Development Goals
PublikacjaOne of the challenges for implementing Sustainable Development Goals (SDGs) is the measurement of indicators that represent progress towards such goals. Measuring such progress enables data-driven decision-making and management of SDG-relevant projects and strategies. The premise of this research is that measuring such indicators depends on measuring so-called means of implementation, i.e. activities that directly contribute to...
-
3.3V CMOS differential pair transconductor with active error feedback.
PublikacjaW pracy opisano nową koncepcję układową różnicowego wzmacniacza transkonduktancyjnego CMOS z aktywnym ujemnym sprzężeniem zwrotnym błędu przeznaczonego do pracy z napięciem zasilania 3.3V. Przeprowadzono badania symulacyjne z wykorzystaniem pakietu SPICE oraz pokazano przykładową implementację układu dolnoprzepustowego filtru Gm-C rzędu czwartego w aproksymacji Butterwortha.
-
Estimation of DC motor parameters using a simple CMOS camera
PublikacjaDifferent components of control systems for mobile robots are based on dynamic models. In low-cost solutions such a robot is wheeled and equipped with DC motors, which have to be included in the model of the robot. The model is fairly simple but determination of its parameters needs not to be easy. For instance, DC motor parameters are typically identified indirectly using suitable measurements, concerning engine voltage, current,...
-
Unity-Gain Zero-Offset CMOS Buffer with Improved Feedforward Path
PublikacjaA voltage unity-gain zero-offset CMOS amplifier with reduced gain error and increased PSRR (power supply rejection ratio) is proposed. The amplifier uses two feed mechanisms, negative feedback and supporting positive feedforward, to achieve low deviation from unit gain over the entire input range. The circuit, designed in a standard 180-nanometer 1.8-voltage CMOS process, is compared with two known buffers of similar topology,...
-
Zakłócenia sprzężenia podłożowego w układach scalonych CMOS
PublikacjaTemat artykułu stanowią zagadnienia modelowania sprzężenia podłożowego w układach scalonych CMOS. Zaprezentowana została metoda modelowania podłoża oparta na funkcji Green´a, która pozwala projektantom wygenerować model podłoża na podstawie danych geometrycznych projektu topografii oraz danych technologicznych procesu. Na podstawie symulacji komputerowej dwóch mieszanych układów scalonych (oscylator pierścieniowy i "analogowy"...
-
Technique to improve CMRR at high frequencies in CMOS OTA-C filters
PublikacjaIn this paper a technique to improve the common-mode rejection ratio (CMRR) at high frequencies in the OTA-C filters is proposed. The technique is applicable to most OTA-C filters using CMOS operational transconductance amplifiers (OTA) based on differential pairs. The presented analysis shows that a significant broadening of CMRR bandwidth can be achieved by using a differential pair with the bodies of transistors connected to...